一种新颖的基于嵌入式纳米晶体flash技术的32位.doc

一种新颖的基于嵌入式纳米晶体flash技术的32位.MCU 摘 要 近期飞思卡尔提出了一种全新的高性能的32位微控制器，它集成了基于纳米晶体为存储介质的分裂栅薄膜flash的存储器，而且提供嵌入式的eeprom的功能。这种薄膜flash存储器具有很快的读取访问速度，快速的编程（10us～20us）和擦除时间（1ms～20ms），可靠的数据保持性能和大于10m的可擦除性能。mcu集成了多种模拟模块和外设，有多样的功耗模式设计，因此可以给用户灵活的应用。 关键词 分裂栅薄膜闪存；纳米晶体；嵌入式闪存；尺寸缩小；电可擦除只读存储器 中图分类号tp3 文献标识码a 文章编号 1674-6708（2012）81-0230-02 0 引言 自从上个世纪80年代闪存技术发明之后，人们已经在flash技术上获益了很多，像独立的高密度的数据存储设备，被广泛应用在了计算机，照相机，u盘。当然除了这些能够看得到的，还有一些应用在嵌入式应用的，像一些分布式智能控制中，智能家电，智能电表，医疗器械，工业控制，汽车行业，便携设备中，嵌入式非易失存储器（envm）在很多方面正在或者将要影响和改变着我们的生活。而作为嵌入式mcu应用，每年都有相当的市场和稳定的增长率，预计到2015年全球市场份额将达到$20b。在很多的智能嵌入式应用和便携式应用中，要求我们能够实时存储或者更新数据，或者一些低端应用中，都需要我们能够提供低功耗，能够灵活配置的容量，快速编程以及擦除的性能。 飞思卡尔kinetis l系列mcu就能为用户提供了比较灵活的应用。 1 基于纳米硅晶体存储介质的分裂栅薄膜flash 1.1 scaling的优势 我们知道，传统的浮栅结构在进入到20nm以下的工艺时，因为本身的结构和特征以及工艺有着不可克服的困难 [1]：1）尺寸缩小使得相邻bitcell的耦合效应增强，进而导致编程的时间加长。2）位于控制栅极和浮栅之间的绝缘体层必须保持在一定厚度。3）因为电子数量的减少而使可靠性恶化。因此，这些传统的浮栅结构的局限以及工艺的发展不断驱动人们寻求新的技术。而kinetis l系列产品中，采用的正是一种以一个个纳米硅晶体存储电荷的薄膜技术的flash，它是将用于存储电荷的传统浮栅结构用一层纳米硅晶体替代。图1[2]和图2分别是电子显微镜下纳米硅晶体的水平分布图和每个sg-tfs 单元的纵切面图。因为电荷的存储是采用一个个独立的纳米晶体，因此它的尺寸可以做的很小，他使传统的浮栅结构在进一步缩小尺寸上获得了重大突破。而且因为一个个纳米晶体点是被顶层氧化层和沟道氧化层所包裹，它水平方向的电荷移动变的非常的少。另外因为每个硅纳米晶体的独立性，即便在某个地方出现污染的情况下，损失的也仅仅是附近的有限几个纳米晶体的电荷，而不像传统的浮栅，因为它的整体的导电性，即便是局部的污染也将会有大量的电荷泄露，以至于引起器件的失效。这些优势使得以一个个纳米晶体为存储电荷介质的薄膜flash能够随着工艺的进一步发展而缩小尺寸，甚至在20nm制程上依然表现了良好的特性[3]。 2.2 sg-tfs flash的读写特性 kinetis l mcu上的sg-tfs flash是集成在90nm工艺的一个平台上。如图3所示，存储电荷的纳米硅是在控制栅下面，它的上下都生长有氧化层，选择栅以及下面的薄氧化层与低压晶体管共用。sg-tfs flash通过源极热电子注入的方式编程（programming），利用f-n隧穿效应进行擦除（erasing）。通过调整源极和控制栅的偏置电压，sg-tfs flash的编程时间可以很快（20us），而且功耗较低（4-16ua/bit），还能得到良好的vt特性（如图3）。通过在控制栅极上14v左右的偏压，可以得到小于1ms的擦除时间。通过快速的、低电压的晶体管提供低功耗读取性能，操作电压可以低达1.71v，这使得它在功率敏感型的客户应用提供了可能性。而且经过测试，这种flash有着超过20年的数据保持能力。 1.3 可配置的耐用性的片上eeprom功能 tfs flash通过一个对用户不可见的ram（flexram），以及和flash一起可以灵活配置，来实现片上eeprom的功能。首先，用户可以快速对接口部分eeram（分配给eeprom功能的flexram部分）进行读写访问，然后通过内嵌的固件（firmware）来将flexram的来写进eflash，通过内嵌固件的支持实现对flash的大容量编程和擦写来模拟eeprom的功能。通过对flash的灵活配置，在确保现有eeprom容量（高达16kb）和持久性（在整个适用温度和电压范围超过一百万循环）的同时，提供客户选项和应用优化；擦除和写入仅需1.5微秒即可完成，这比传统eeprom解决方案快了5倍