11第十一讲DRAM存储器课件.ppt

DRAM存储器与高性能存储器 第3章 存储系统 教学内容 DRAM存储器 高性能存储器 教学要求 掌握DRAM存储器的读写过程和刷新过程的原理。 理解各个周期的特点，并能绘制图。 理解EDRAM芯片的组成和工作原理。 掌握内存条的功能和存储地址的分配。 教学重点 DRAM的读写，刷新功能。 内存的读写工作过程。 一 DRAM存储器芯片 1 四管动态存储元 一 DRAM存储器芯片 一 DRAM存储器芯片 2 单管动态存储元 一 DRAM存储最小单元 二　DRAM芯片的结构 ２　芯片的外观 ３ DRAM存储芯片实例 2116芯片地址线，锁存器，行列选址，数据线 小结 DRAM与SRAM最大的不同是DRAM的刷新操作，最小刷新周期与介质相关。 有 控制信号，而没有 片选信号。扩展时用 信号代替 信号。 地址线引脚只引出一半，因此内部有两个锁存器，行地址选通信号和列地址选通信号在时间上错开进行复用。 实例 例1：某一动态RAM芯片，容量为64K×1，除电源线，接地线和刷新线外，该芯片最小引脚数目为多少？ 三 DRAM的周期 读周期：行地址和列地址要在行选通信号与列选通信号之前有效，并在选通信号之后一段时间有效。保证行地址与列地址能正确选通到相应的锁存器。 写周期：写命令信号必须在选通信号有效前有效。 三 DRAM的周期 刷新周期：刷新时，行选通信号有效，列选通信号无效。且刷新地址必须在行选通信号有效前有效，并保持一段时间。 刷新周期：典型值2ms、8ms?16ms；某些器件可大于100ms 有关DRAM的刷新 刷新操作与读操作的类似，但不同。刷新仅给栅极电容补充电荷，不需要信息输出。刷新时整个存储器所有芯片一起刷新。 无论刷新是由控制逻辑产生地址逐行循环刷新，还是芯片内部自动刷新，都不依赖于外部的访问，对CPU是透明的。 四 刷新方式 分类 集中式刷新 分散式刷新 背景 某个存储器结构为1024?1024的存储矩阵。读/写周期为TC=0.5μs，刷新周期为8ms 四 刷新方式 例3：有一个16K×16的存储器，用1K×4位的DRAM芯片(内部结构与2114SRAM一致)构成，设读/写周期为0.1us,如单元刷新间隔不超过2ms，问：若采用集中式刷新方式，存储器刷新一遍最少用多少读/写周期？死时间率是多少？ 五 标准的刷新操作控制方式 只用 信号刷新， 信号无动作，这种方法消耗的电流小，但是需要外部刷新地址计数器。 在 之前刷新，利用DRAM器件内部具有的刷新地址计数器来产生。 存储器控制电路组成 (1)地址多路开关：刷新时需要提供刷新地址，由多路开关进行选择。(2)刷新定时器： 定时电路用来提供刷新请求(3)刷新地址计数器：只用RAS信号的刷新操作，需要提供刷新地址计数(4)仲裁电路：对同时产生的来自CPU的访问存储器的请求和来自刷新定时器的刷新请求的优先权进行裁定。(5)定时发生器：提供行地址选通信号RAS、列地址选通信号CAS和写信号WE. 七 主存储器的组成实例 以DRAM控制器W4006AF为例，说明80386中主存储器的构成方法。 小结 W4006AF的外特性 ① 可以控制两个存储体交叉访问； ② 可以对256KB—16MB的DRAM片子进行访问； ③ 最多可控制128个DRAM片子； ④ 采用CAS在RAS之前的刷新方式。 二 存储器容量的扩展 字扩展 位扩展 字位扩展 1 位扩展 通过扩大字长，增加容量。 2 字扩展 通过增加单位数，增加容量，即字向扩充。 3 字位扩展法 一个存储器的容量为M×N位，若使用L×k位的芯片，需要在字向和位向同时扩展，此时共需要(M/L)×(N/K)个芯片。 综合例子 例1：若某RAM芯片，其存储容量为16K×8位，问：该芯片引出线的最小数目应为多少？存储芯片的地址范围是多少？ 综合例子 例2：模块化存储器的设计，已知某8位机主存采用半导体存储器，地址码为18位，若用4K×4位的RAM芯片组成该机所允许的最大主存空间，并选用模块条的形式.问： ⑴若每个模块条为32K×8位，共需几个模块条？ ⑵每个模块条内有多少片RAM芯片？ ⑶主存共需多少芯片？CPU如何选择各模块条？ 综合例子 例3：用8K×8位的ROM芯片和8K×4的RAM芯片组成存储器，按字节编址，其中RAM的地址为2000H－7FFFH,ROM的地址为C000H-FFFFH，画出此存储器组成的结构图及与CPU连接图。 三　高级DRAM芯片 静态存储器和动态存储器相比: １ 信息保存性 ２昂贵与否 ３适用范围 ４外部控制电路 １FPM-DRAM(程序局部性原理) 早期的一种DRAM方式