计算机组成原理第三章 第2讲 SRAM存储器课件.pptVIP

SRAM存储器 * * 3.2 SRAM存储器 主存（内部存储器）是半导体存储器。根据信息存储的机理不同可以分为两类： 相对而言 静态读写存储器(SRAM)： 存取速度快，一般用作Cache 动态读写存储器(DRAM)： 存储容量大，一般用作主存 3.2 SRAM存储器 一、基本的静态存储元阵列 1、存储元： 用锁存器实现。 需要加电，无限期保持0或者1状态。 3.2 SRAM存储器 回顾译码器 63 可参考CAI动画 3.2 SRAM存储器 2、三组信号线 地址线：A0-A5，可指定26=64个存储单元 数据线：I/O0，I/O1 ，I/O2 ，I/O3 行线，列线 存储器的字长4位 控制线：读或写 存储位元、存储单元、字存储单元、最小寻址单位、最小编址单位。 3.2 SRAM存储器 二、基本的SRAM逻辑结构 SRAM芯大多采用双译码方式，以便组织更大的存储容量。采用了二级译码：将地址位分成两组，分别为x向、y向两部分，如图所示。 A0~A7为行地址译码线 A8~A14为列地址译码线 3.2 SRAM存储器 结构分析 X方向译码输出256行 Y方向译码128行 存储器数据宽度8位 写入数据： 输入缓冲器被打开，输出缓冲器关闭 读出数据 输出缓冲器被打开，输入缓冲器关闭 3.2 SRAM存储器 读与写的互锁逻辑 控制信号中CS是片选信号，CS有效时（低电平），门G1、G2均被打开。OE为读出使能信号，OE有效时（低电平），门G2开启，当写命令WE=1时（高电平），门G1关闭，存储器进行读操作。写操作时，WE=0，门G1开启，门G2关闭。注意，门G1和G2是互锁的，一个开启时另一个必定关闭，这样保证了读时不写，写时不读。 片选信号 读使能信号 写使能信号 门 3.2 SRAM存储器 三、存储器的读写周期 读周期 读出时间Taq 读周期时间Trc 写周期 写周期时间Twc 写时间Twd 存取周期 读周期时间Trc=写时间Twd 3.2 SRAM存储器 读使能 片选