AT8955.doc

主要性能参数： ·与MCS-51产品指令和引脚完全兼容 ·20K字节可重擦写Flash闪速存储器 ·1000次擦写周期 ·全静态擦写周期：0Hz—33Hz ·三级加密程序存储器 ·256*8字节内部RAM ·32个可编程I/O口线 ·三个16位定时/计数器 ·8个中断源 ·低功耗空闲和掉电模式 功能特性概述： 这个AT89C55的是一种低功耗，高性能8位CMOS单片机，具有20K字节可重擦写Flash闪速存储器，该设备是采用Atmel的高密度非易失性内存技术，并与业界标准80C51指令集和引脚兼容，片上闪存程序存储器可重新编程的系统或由传统的非易失性内存编程通过将通用的8位CPU与Flash在monolithicchip芯片，奥特拉AT89C55的是一个强大的微型计算机提供了一个高度灵活和成本有效地解决许多嵌入式控制应用。 引脚配置： 方框图： 该AT89C55的标准提供了以下功能：20,000字节的闪存，256内存，32个字节/ O线，三个16位定时器/计数器，6向量两级中断结构，全双工串行端口，片上振荡器和时钟电路。此外，AT89C55的目的是为降低到零频率静态逻辑，支持两种软件可选省电模式。空闲模式停止的CPU，同时允许RAM工作，定时器/计数器，串行端口和中断系统继续运作。运作。在掉电模式保存RAM的内容，但冻结振荡器，禁用直到下一个硬件复位所有其他片上功能运作。在掉电模式保存RAM的内容，但冻结振荡器，禁用直到下一个硬件复位所有其他片上功能。 引脚说明： Vcc：电源供电 GND：地 P0 口：P0口是一个8位漏极开路的双向I/O口。作为输出口，每位能驱动8个TTL逻 辑电平。对P0端口写“1”时，引脚用作高阻抗输入。 当访问外部程序和数据存储器时，P0口也被作为低8位地址/数据复用。在这种模式下， P0具有内部上拉电阻。 在 flash编程时，P0口也用来接收指令字节；在程序校验时，输出指令字节。程序校验 时，需要外部上拉电阻。 P1 口：P1 口是一个具有内部上拉电阻的8 位双向I/O 口，p1 输出缓冲器能驱动4 个TTL 逻辑电平。对P1 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。 此外，P1.0和P1.2分别作定时器/计数器2的外部计数输入（P1.0/T2）和时器/计数器2的触发输入（P1.1/T2EX），具体如下表所示。 在flash编程和校验时，P1口接收低8位地址字节。 P2口：P2 口是一个具有内部上拉电阻的8 位双向I/O 口，P2 输出缓冲器能驱动4 个TTL 逻辑电平。对P2 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。在访问外部程序存储器或用16位地址读取外部数据存储器（例如执行MOVX @DPTR）时，P2 口送出高八位地址。在这种应用中，P2 口使用很强的内部上拉发送1。在使用8位地址（如MOVX @RI）访问外部数据存储器时，P2口输出P2锁存器的内容。 在flash编程和校验时，P2口也接收高8位地址字节和一些控制信号。 P3 口：P3 口是一个具有内部上拉电阻的8 位双向I/O 口，p2 输出缓冲器能驱动4 个TTL 逻辑电平。对P3 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。 P3口亦作为AT89S52特殊功能（第二功能）使用，如下表所示。 在flash编程和校验时，P3口也接收一些控制信号。 RST： 复位输入。关于这两个机器周期针高，而振荡器运行重置设备。 ：地址锁存控制信号（ALE）是访问外部程序存储器时，锁存低8 位地址的输出脉冲。在flash编程时，此引脚（）也用作编程输入脉冲。 在一般情况下，ALE 以晶振六分之一的固定频率输出脉冲，可用来作为外部定时器或时钟使用。然而，特别强调，在每次访问外部数据存储器时，ALE脉冲将会跳过。如果需要，通过将地址为8EH的SFR的第0位置“1”，ALE操作将无效。这一位置“1”，ALE 仅在执行MOVX 或MOVC指令时有效。否则，ALE 将被微弱拉高。这个ALE 使能标志位（地址为8EH的SFR的第0位）的设置对微控制器处于外部执行模式下无效。 ：程序存储允许（）输出是外部程序存储器的读选通信号，当AT89C52由外部程序存储器取指令（或数据）时，每个机器周期两次有效，即输出两个脉冲。在此期间，当访问外部数据存储器，将跳过两次信号。 ：外部访问允许。欲使CPU仅访问外部程序存储器（地址为0000H—FFFFH），端必须保持低电平（接地）。需注意的是