- 1、本文档共22页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
计算机组成原理课内实验报告
实验二
专业班级 计算机15
学 号 2110505112
所在学院 电信学院
提交日期 2014年1月18日
实验二
实验目的
(1)理解计算机主存储器的分类及作用
(2)掌握ROM、RAM的读写方法
实验要求
1)实验设计目标
设计一个能够对实验台上的存储器读写的部件,满足以下目标:
(1)一个16位的存储器地址寄存器。该寄存器在reset为低电平时清零,在时钟clk的上升沿加1,地址寄存器在超过ox000f后下一个时钟上升沿回到0。
(2)一个标志寄存器,在reset为低电平时复位为0,当存储器地址寄存器等于0x000f后,下一个时钟clk的上升沿标志寄存器翻转。
(3)在标志寄存器为0时执行存储器存数功能,从存储器的0单元开始存16个16位数。按动一次单脉冲按钮,存一次数,存的数由内部产生,不由实验台开关输入。
(4)当标志寄存器为1时,执行从存储器的0单元开始的读数功能。按动一次单脉冲按钮,读一次数,一直读16个数。读出的数据送入一个16位信号R[15..0]暂存。
提示:当需要从存储器读取数据时,首先将ZZZZZZZZZZZZZZZZ赋值给数据总线,然后才能读取存储器中的数据。
2)顶层设计实体的引脚要求
引脚要求对应关系如下:
(1)clk对应实验台上的时钟(单脉冲)。
(2)reset对应实验台上的CPU复位信号CPU_RST。
(3)存储器地址总线A[15..0]对应实验台上的指示灯A15—A0。
(4)存储器数据总线D[15..0]对应实验台上的数据指示灯D15—D0。
(5)16位信号R[15..0]对应实验台上的指示灯R15—R0。
(6)存储器读写信号FWR对应实验台上的FWR。
实验原理
存储器按存取方式分,可分为随机存储器和顺序存储器。如果存储器中的任何存储单元的内容都可随机存取,称为随机存储器,计算机中的主存储器都是随机存储器。如果存储器只能按某种顺序存取,则称为顺序存储器,磁带是顺序存储器,磁盘是半顺序存储器,它们的特点是存储容量大,存取速度慢,一般作为外部存储器使用。如果按存储器的读写功能分,有些存储器的内容是固定不变的,即只能读出不能写入,这种存储器称为只读存储器(ROM);既能读出又能写入的存储器,称为随机读写存储器(RAM)。实际上真正的ROM基本上不用了,用的是光可擦除可编程的ROM(EPROM)和电可擦除可编程的ROM(EEPROM)。EEPROM用的越来越多,有取代EPROM之势,比如容量很大的闪存(FLASH)现在用的就很广泛,常说的U盘就是用FLASH做的。按信息的可保存性分,存储器可分为非永久性记忆存储器和永久性记忆存储器。ROM、EPROM、EEPROM都是永久记忆存储器,它们断电后存储内容可保存。RAM则是非永久性记忆存储器,断电后存储器中存储的内容丢失。
TEC-CA实验台上HM6116的使用
在TEC-CA开放式CPU实验教学系统实验台上,有2片静态存储器器件HM6116。HM6116有8位数据总线和11位地址总线。2片HM6116构成了2k X 16bits的静态存储器,与FPGA-CPU一起构成了能够运行测试程序的计算机。图6-41是FPGA-CPU和2片HM6116连接示意图。
图6-41 FPGA-CPU和2片HM6116连接示意图
对于FPGA-CPU来说,实验台上的2片HM6116的CS是接地的,因此不需要对它们的CS进行控制。FPGA-CPU产生的16位存储器地址A15—A0只有11位地址A10—A0送往2片HM6116,其余5位地址A15—A11没有使用。FPGA-CPU的16位存储器数据总线D15—D0和2片HM6116相连,1片HM6116的I/O7—I/O0接D7—D0,另1片HM6116的I/O7—I/O0接D15—D8。FPGA-CPU输出的存储器控制信号FWR直接送2片HM6116的WE;FWR在实验台经过一个反相器反相后送2片HM6116的OE。因此FPGA-CPU只要在存储器地址总线A10—A0设置好地址,在数据总线D15—D0上送出被写数据,然后在FWR上产生一个负脉冲,就能将数据写入指定的存储器单元;只要在存储器地址总线A10—A0设置好地址,然后使FWR为高电平,就能在数据总线D15—D0上接收到从指定的存储器单元读出的数据。
4.设计思路与源代码
library IEEE;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_lo
文档评论(0)