《SDRAM工作原理.ppt

SDRAM详解 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. SDRAM: Synchronous Dynamic RAM: 同步动态随机存储器 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 一.管脚定义和封装 1.管脚定义： A10/AP:Autoprecharge：预充电控制引脚。 2. 封装：一般为 54Pin-TSOP( thin small out-line package) Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 图1：DRAM存储原理示意图 二. SDRAM芯片的内部结构原理即容量 原理：行选与列选信号使存储电容与外界的传输电路导通，从而实现放电（读取）与充电（写入）。 1.SDRAM工作原理： Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 2.SDRAM结构： a: SDRAM为随机存储，可以自由指定地址进行读写； b: 芯片一般以4个L-bank (Logic bank）组成，可用（BA0,BA1寻址）； c: L-bank为相应个行R和列C的矩阵； 3. SDRAM芯片容量 =MxW (M:存储单元总数；W:每个存储单元的容量，即芯片位宽) 存储单元总数M=行数（R）x 列数（C）x L-bank 的数量 不同厂家的行数和列数设定并不一样 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 3.SDRAM芯片结构： Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 三.SRAM基本操作与内部工作时序 1.芯片初始化 SDRAM逻辑控制单元中有模式寄存器（MR），开机需对其进行初始化操作。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 2.行有效 在CS#, L-bank定址的同时RAS#处于有效状态，An地址线发送具体的行地址。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 3.列读写 a: 行地址确定后，对列地址寻址； b: A0-A11作为行列地址分时复用，配合CAS#输出列地址； c: 由WE#来控制读写（0时为写，1时为读） d: RAS to CAS Delay (tRCD) ：发送读写命令时必须与行有效命令有一个间隔。单位为时钟周期。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 4.数据输出/读 a: CL(CAS Latency) CAS潜伏期：从CAS与读取命令发出到第一笔数据输出的这段时间。单位：时钟周期。 b: CAS响应时间快于RAS：一个位宽为n bit 的芯片，行地址要选通n x c（列数为c）个存储体，而列地址只需选通n个存储体。 c: CL的产生原因： 1）存储体中晶体管的反应时间使数据和CAS在同一上升沿触发，至少延后一个时钟周期； 2）tAC (Access time from clo