《数字设计原理与实践复习总资料.ppt

第一章 引 言 分值：0分 第二章 数制与编码（10分） 数制转换 十进制与十六进制、八进制、二进制以余三码、8421BCD码间的相互转换。反码的概念 二进制补、反码的加、减运算 负数的表示 如：十进制数-9或-0用八位二进制补码表示（） 纠错码、纠错码 “葛莱码”又称“格雷码”、二维码、奇偶校验码、汉明码 第三章 数字电路（10分） 第四章 组合逻辑设计原理（15分） 知识点：代数法化简、组合电路设计、分析，定理、标准表达式，无关最小项 复习内容 1、代入规则、反函数、对偶函数 2、函数化简（包含无关最小项） 3、最小项与最大项的性质 4、竞争-冒险产生的原因、判断一个函数产生的电 路是否存在冒险。 5、组合逻辑电路的分析与设计 分析：写表达式、化简，列出真值表、描述电路功能，或进 一步画出简化后的电路图 设计：写出真值表、函数表达式、画出电路图 求某一函数F的反函数或对偶函数时，要注意保持原函数的运算顺序不变。 最小项的性质 最大项的性质 竞争-冒险产生的原因：电路延时 如何判断与消除冒险。 1、如采用卡诺图法，则判断：观察是否存在“相切”的卡诺圈, 若存在则可能产生冒险。 2、如采用卡诺图法，则消除：在卡诺图中增加卡诺圈以消除“相切”现象。 第五章 组合逻辑设计实践（25分） 知识点：“级联”设计，“圈到圈”的设计方法，定时图 复习 1、“圈到圈”逻辑设计：选择信号名、逻辑门类型、符号使大多数反相圈“抵消”。 2、信号命名规则：低电平有效的信号名带后缀“ _ L”，而高电平有效的信号名不带后缀。后缀“ _ L”的含义可以理解为前缀“非”。 3、定时图 4、VHDL语言 译 码 器 3-8译码器74x138 编码器 优先级编码器74x148 三态缓冲器 三态缓冲器又称三态驱动器。 当使能输入有效时，器件像普通的缓冲器或反相器一样工作； 当使能输入无效时，器件输出“悬空”，即为高阻、断开状态。 74x245 包含8对三态缓冲器的总线收发器，数据可双向传输。DIR输入决定传输方向是从A到B（DIR＝1）或从B到A（DIR＝0）；只有G_L有效，三态缓冲器才能按选定的方向传输数据. 多路复用器 多路分配器 奇偶校验电路 比较器 74x85为4位比较器，它比较两个4位数是相等、小于还是大于。 74x85也提供级联输入（AGTBIN、LTBIN、AEQBIN），以扩展输入位数，实现多于4位的比较器。 74x682是一个8位的MSI比较器，当所有8个输入对均一一相等时，则P EQ Q_L输出有效。如果P[7-0]Q[7-0 ]，则P GT Q_L有效。 74X283 74x283是4位二进制先行进位加法器。 第七章 时序电路设计原理（40分） * * 数字设计原理与实践 复习指导 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 知识点：噪声容限、扇入，扇出、延时特性 复习内容 1、CMOS稳态电气特性、动态电气特性（69-85） 2、在CMOS器件中如何使门电路反向与非反向。 3、三态输出的概念 4、输入/输出结构 5、如何用CMOS晶体管构建门电路。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 1. n个变量的所有最小项之和恒