《时序逻辑电路的基本概念.ppt

时序逻辑电路 教学目的： 1．掌握时序逻辑电路的分析和设计步骤； 2．掌握寄存器的使用。 3．能够实现任何进制的计数器。 教学内容： 1．时序逻辑电路的结构和特点； 2 ．时序逻辑电路的分析和设计； 3．寄存器的种类和对应集成电路的运用； 4 ．计数器的种类和对应集成电路的运用 5.1.2 时序逻辑电路的一般分析方法 一、分析时序逻辑电路的一般步骤 1.确认电路的输入输出变量，判断同步还是异步电路 2．由逻辑图写出下列各逻辑方程式： （1）各触发器的时钟方程。 （2）时序电路的输出方程。 （3）各触发器的驱动方程。 3．将驱动方程代入相应触发器的特性方程，求得时序逻辑电路的状态方程。 4．根据状态方程和输出方程，列出该时序电路的状态表，画出状态图或时序图。 5．根据电路的状态表或状态图用文字描述给定时序逻辑电路的逻辑功能。 二、同步时序逻辑电路的分析举例 例6.2.1：试分析如图所示的时序逻辑电路。 （3）写出JK触发器的特性方程，然后将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程： （4）作状态转换表及状态图 根据状态表或状态图， 可画出在CP脉冲作用下电路的时序图。 CP1=Q0 （当FF0的Q0由0→1时，Q1才可能改变状态。） ②输出方程： ③各触发器的驱动方程： （4）作状态转换图、时序图。 5.1.2 时序逻辑电路的设计方法 一、同步时序逻辑电路的设计方法 2．同步计数器的设计举例 例设计一个同步5进制加法计数器 （3）选择触发器。选用JK触发器。 （4）求各触发器的驱动方程和进位输出方程。 对各个输出Q进行化简，然后和特性方程相对照，找出JK的表达式即驱动方程。 根据次态卡诺图和特性方程可得各触发器的驱动方程： 再画出输出卡诺图 可得电路的输出方程： 利用逻辑分析的方法画出电路完整的状态图。 5.2 寄存器 寄存器用来暂时存放参与运算的数据和运算结果。 寄存器存入数码的方式 有并行和串行两种。 并行存取速度快，串行传送数据线少。 寄存器按功能分有数码寄存器、移位寄存器。 5.2.1 数码寄存器 74LS175的功能: RD是异步清零控制端。 二、移位寄存器 移位寄存器——不但可以寄存数码，而且在移位脉冲作用下，寄存器中的数码可根据需要向左或向右移动1位。 设移位寄存器的初始状态为0000，串行输入数码DI=1101，从高位到低位依次输入。其状态表如下： 右移寄存器的时序图： 由于右移寄存器移位的方向为DI→Q0→Q1→Q2→Q3，所以又称上移寄存器。 （2）左移寄存器 2 ．双向移位寄存器 将右移寄存器和左移寄存器组合起来，并引入一控制端S便构成既可左移又可右移的双向移位寄存器。 三、集成移位寄存器74194 74194为四位双向移位寄存器。 74194的功能表 四、移位寄存器构成的移位型计数器 1. 环形计数器 环形计数器 5.3 计数器 5.3.1 2n进制计数器的构成原理 1．同步2n进制计数器的构成原理 总结功能为模八计数器。 2．集成二进制计数器举例 ① 异步清零。 2．二进制异步计数器 5.3.2 十进制计数器（又称“二-十进制计数器”）  真值表 状态转换图 集成十进制可逆计数器192 异步二——十进制加法计数器 （2）二—五—十进制异步加法计数器74290 74290的功能： 5.3.3 非二进制计数器 N进制计数器又称模N计数器。 当NM时 （1）异步清零法——适用于具有异步清零端的集成计数器。 （2）同步清零法 同步清零法适用于具有同步清零端（即在CP配合下才能清零）的集成计数器，这时没有过度状态。 例：用集成计数器74163和与非门组成的6进制计数器。 （3）异步预置数法 异步预置数法适用于具有异步预置端的集成计数器。 例：用集成计数器74191和与非门组成的余3码10进制计数器。 （4）同步预置数法 同步预置数法适用于具有同步预置端的集成计数器。 例：用集成计数器74161和与非门组成的7进制计数器。 例 用74160组成24进制计数器。 用计数器的输出端作进位/借位端 有的集成计数器没有进位/借位输出端，这时可根据具体情况， 用计数器的输出信号Q3、Q2、Q1、Q0产生一个进位/借位。 数字电路的时计数、译码、显示电路 5.3.4 计数器应用举例 1. 测量脉冲信号的频率 2.标准脉冲的获得： 3.利用分频器得到标准脉冲的电路 前面提到，模N计数器进位输出端输出脉冲的频率是输入脉冲频率的1/N，因此可用模N计数器组成N分频器。 4．组成序列信号发生器 序列信号——在时钟脉冲作用下产生的一串周期性的二进制信号。 例试用计数器74161和数据选择器设计一个