《武大计院计算机组成原理实验实验要求.ppt

实验目的 1. 融会贯通本实验课程所教授的知识，通过知识的综合应用，加深对CPU系统各模块的工作原理及相互联系的认识。 学习设计和调试CPU的基本步骤和方法，基本熟悉现代EDA（Electronic Design Automation）技术设计电子系统的流程和方法。 培养科学研究的独立工作能力，取得CPU设计与组装调试的实践和经验。 设计与调试任务 按给定的数据格式和指令系统，在所提供的期间范围内，设计一台组合逻辑控制器的模型计算机。 在Quatus II 平台上进行仿真，并下载到TEC-CA教学实验箱上进行调试。 整理出实习报告。 参考书籍 开放式实验CPU设计，汤志忠，杨春武 编辑 现代计算机组成原理，潘松、潘明。 第3章 QuartusⅡ基本使用方法 decoder_2_to_4.vhd library ieee; use ieee.std_logic_1164.all; entity decoder_2_to_4 is port ( sel: in std_logic_vector(1 downto 0); sel00: out std_logic; sel01: out std_logic; sel02: out std_logic; sel03: out std_logic ); end decoder_2_to_4; architecture behavioral of decoder_2_to_4 is begin sel00 = (not sel(1)) and (not sel(0)); sel01 = (not sel(1)) and sel(0) ; sel02 = sel(1) and (not sel(0)) ; sel03 = sel(1) and sel(0) ; end behavioral; 选择菜单File-Save As命令，将已设计好的文件取名并存盘在已为此项目建立的文件夹内。 分配引脚 双击分配引脚窗口下部引脚信号分配的的1行第1列，拉出引脚信号名菜单，如下图所示。 引脚分配完毕后的窗口 引脚分配完后，重新编译形成SOF文件，在下载到FPGA时用 仿真参数设置 附第2章 的源代码，在这基础上学习并按如下CPU结构和指令系统修改代码。 模型机结构 基本CPU指令格式 基本CPU指令集 第1步 写指令操作流程图 1、ADD/SUB DR,SR （1）PC→MEM, MEM(R) (2）MEM→IR, PC + l→PC (3) IR_DR→GR_BA、IR_SR→GR_ AA、 GR_AOUT→ALU_R、GR_ BOUT→ALU_S, ALU(+) ALU_F→GR_BIN 其它指令自己写操作流程； 根据指令的操作来决定需要几个节拍，然后按指令列操作时间表。 说明 （1） 4个8位的寄存器 用2：4译码器分别选择源操作数和目的操作数寄存器； （2） 8位ALU 根据指令系统要求ALU需要有“+”、“-”、“ +1”、“-1”、“ F=R”、“R=S”、 （3） 程序计数器PC 设计为8位，对应存储器为256个单元； 指令寄存器IR 为8位，见前面的指令格式； 地址寄存器AR为8位； 数据寄存器 DR为8位； （4） 时序发生器 ( 3～5个节拍T ) （5） RAM 256个单元，8位字长; 每个VHDL仿真调试成功后转为bsf符号，最后将CPU连成如下bdf图. 说明：仿真可以用bdf格式的CPU,但下载到板子上需要用vhdl语言设计的CPU. 设计按目录来组织： 主文件夹： CPU设计_班号（五个学生姓名） Reg目录 不要像下面这样组织 分组：1～5个同学一组，每组一个组长，由组长负责分工组织。 如果仿真成功后，可以下载到实验板测试，FPGA-CPU的实验步骤见P112; CPU的调试见 P186 这一步暂时不要求，看进度，做得快的话可以选做。 成果提交形式 （1）提交纸质版本和电子版本设计报告（一个小组一份，见参考实现报告） 提交设计图的源所有文件并和电子版本设计报告一起打包（每个小组一个打包文件），压缩文件名为： CPU设计_班号（五个学生姓名）.rar (2) 提交时间 ？？号 按班级交到B606 设计报告说明 所提供的报告仅供参考（参考报告中的1.2 国内外研究现状要写开发式CPU设计的现状，而不是写计算机打发展现状） 每个人设计的部分包括：功能说明、bdf图说