网站大量收购独家精品文档,联系QQ:2885784924

《第4章QuartusII使用入门.ppt

  1. 1、本文档共73页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第4章 Quartus II使用入门 Quartus II支持Altera的IP核,包含了LPM/MegaFunction宏功能模块库,使用户可以充分利用成熟的模块,简化了设计的复杂性、加快了设计速度。 对第三方EDA工具的良好支持也使用户可以在设计流程的各个阶段使用熟悉的第三方EDA工具。 Quartus II通过和DSP Builder工具与Matlab/Simulink相结合,可以方便地实现各种DSP应用系统;支持Altera的片上可编程系统(SOPC)开发,集系统级设计、嵌入式软件开发、可编程逻辑设计于一体,是一种综合性的开发平台。 4.1.1 Quartus II的设计流程 与Maxplus II相比,Quartus II 不仅仅是支持器 件类型的丰富和图形界面的改变。Altera在 Quartus II中包含了许多诸如SignalTap II、 Chip Editor和RTL Viewer的设计辅助工具,集 成了SOPC和HardCopy设计流程,并且继承了 Maxplus II友好的图形界面及简便的使用方法。 4.1.2 Quartus II的设计特点 渐进式编译缩短了设计周期; SOPC Builder系统级设计; MegaWizard插件管理器,迅速方便地集成多种知识产权(IP)内核; 功耗分析工具,满足严格的功率要求; 存储器编译器功能,轻松使用嵌入式存储器。 1编译增强特性提高设计效率 2更快集成IP 3在设计周期的早期就对I/O引脚进行分配和确认 4功率分析和优化 5存储器编译器 6支持CPLD、FPGA和基于HardCopy的ASIC 7使用全新的命令行和脚本功能自动化设计流程 4.1.3 Quartus II的图形用户界面 Project navigator窗口 编辑输入窗口 Status窗口 Message窗口 Tcl Console窗口 4.2 Quartus II 使用方法 4.2.1 设计输入 常用的设计输入方式: 原理图输入 文本输入 第三方EDA工具输入 原理图输入方式 Block Design File(.bdf文件) 优点:几乎所有的EDA工具都会提供原理图输入方式,简单易用且非常直观; 缺点:模块库不兼容导致可移植性不好。 Quartus II的原理图输入方式实现了从原理图模块到HDL描述语言的双向自动转换功能,即可以实现原理图和HDL的混合输入,这在进行大型设计时是相当有意义的。 文本输入方式 VHDL(.vhd文件), Verilog-HDL(.v文件) , AHDL(.tdf文件) 优点:利于模块的划分复用,可移植性好,通用性好,设计不因芯片的工艺和结果的不同而变化,更利于向ASIC移植。 波形输入方式 使用波形输入法时,只要绘制出激励波形和输出波形,EDA软件就能自动地根据响应关系进行设计。 状态机输入方式 (.smf文件) 使用状态机输入法时,设计者只需要画出状态转移图,EDA软件就能生成相应的HDL代码或者原理图。 第三方EDA工具输入 EDIF Netlist (.edf文件):网表文件输入 VQM Netlist (.vqm文件):网表文件输入 网表记录的是设计的组成以及连接方式,由第三方综合工具 产生或者IP供应商提供。可以理解为是已经综合完成的设 计,Quartus II会根据网表的描述进行布局布线将设计具体部 署到确定Altera器件中。默认情况下不会重新编译。 1.创建新工程 工程:就是当前设计的描述、设置、数据以及输出的集合,Quartus II会将这些存储在不同类型的文件中并置于同一文件夹下。 在开始设计之前,必须创建工程。 (1)首先新建一个文件夹用于保存即将创建的工程(不要保存在桌面上)。 (2)打开Quartus II软件,在主界面中执行File→New Project Wizard…命令,按照向导的提示,完成设置工程文件夹、工程名称以及顶层实体名称。 注意: 顶层实体名称必须与设计顶层文件的文件名一致,与VHDL设计中的顶层实体名一致。 实体名称不能为中文、不能使用VHDL的关键字或者与Quartus II设计库中的模块名称相同。 推荐: 一般情况下,推荐工程文件夹、工程名称以及顶层实体名使用相同的名称。 (3)选择目标芯片 (4)进行EDA工具设置。(此步骤可直接跳过) (5)新建工程完毕。 2.程序编辑 (1)执行File→New…菜单命令打开新建对话框,新建一个VHDL

文档评论(0)

you9391 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档