《组合逻辑电路译码器.ppt

译码 ： 将具有特定含义的二进制代码变换(翻译)成一定的输出信号,以表示二进制代码的原意,这一过程称为译码. 实现译码功能的组合电路称为译码器 一. 二进制译码器 译码器的输入： 一组二进制代码 译码器的输出： 一组高低电平信号 4.3.2 译码器 译码是编码的逆过程，即将某个二进制代码翻译成电 路的某种状态。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 1) 二极管与门阵列组成的3线－8线译码器 000 +5V 1 1 1 0 0 0 设 : “1”=H=+3V; “0”=L=0V; VDON =0.7V =+3V A2(或A1或A0)抢先导通 A2 A1 A0同时导通 0.7V 0.7V 0.7V 0.7V 0.7V 0.7V 3.7V 0.7V 将一组3位 二进制代码译成对应的8个输出信号, 即有 3 根输入线(A2, A1, A0 )，8 根输出线（Y0—Y7)。组成3线-8线译码器. Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 逻辑表达式： 常用译码器类型: 3 线— 8线译码器 型号: 74LS138 4 线— 16线译码器 型号: 74LS154 译码器:实际上是最小项产生电路 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 输 入 输 出 S1 A2 A1 A0 0 X X X X 1 1 1 1 1 1 1 1 X 1 X X X 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 0 1 0 0 0 1 1 1 1 1 1 1 0 1 1 0 0 1 0 1 1 1 1 1 0 1 1 1 0 0 1 1 1 1 1 1 0 1 1 1 1 0 1 0 0 1 1 1 0 1 1 1 1 1 0 1 0 1 1 1 0 1 1 1 1 1 1 0 1 1 0 1 0 1 1 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 74HC138的功能表： 2）74HC138：除有三个输入端外还有三个使能输入端，其中S1要求输入高电平，另外两个要求输入低电平。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 附加 控制端 集成译码器实例：74HC138 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 74LS138的逻辑功能 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 74LS139译码器 表 2—4译码器功能表 译码器的每一个输出函数对应输入变量的一组取值， 当使能端有效(E=0)时，它正好是输入变量最小项的非。 因此变量译码器也称为最小项发生器。 从表可以看出，当E=0时，2—4译码器的输出函数分别为： Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 2—4译码器符号 由上可知： 可画出逻辑图 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose