《组成原理实验指导.ppt

实验一 运算器实验 一、实验目的1．掌握简单运算器的数据传送通路。2．验证运算功能发生器（74LS181）的组合功能。 三、实验内容 1. 实验原理 使用TDM-CM中ALU UNIT区（处理）： （1）由SN74L181（正逻辑）两片组成8位的ALU （2）由SN74L245（三态门）和数据总线相连 （3）两个输入端分别由二个SN74L373（锁定器）锁存，锁存器连入数据总线 使用TDM-CM中DATA UNIT区（数据输入开关） 由D7……D0 用作输入二进制的0（向上，灯亮）和1（向下，灯灭）;两个数的提供有同一输入（D7……D0），要结合SWITCH UNIT区 使用TDM-CM中BUS UNIT区（结果数据输出显示灯） 灯亮表示0，灯灭表示1 由S3、S2、S1、S0、M、Cn提供SN74L181的功能开关和低位的进位（同D7……D0使用方法） 由ALU-B提供是否结果输出（即是否与数据总线相连，同D7D6……D0使用方法，为1关闭，为0打开） 由SW-B提供是否输入开关与SN74L245相连（同D7D6……D0使用方法，为1关闭，为0打开） 由LDDR1、LDDR2提供是写DR1还是写DR2（同D7……D0使用方法）。LDDR1、LDDR2为1、0写DR1，LDDR1、LDDR2为0、1写DR2），要和STATE UNIT中单脉冲信号来时一起作用 检验DR1和DR2中存的数是否正确，具体操作为：关闭数据输入三态门（SW-B=1），打开ALU输出三态门（ALU-B=0），当置S3、S2、S1、S0、M为11111时，总线指示灯显示DR1中的数，而置成10101时总线指示灯显示DR2中的数。 图1—2 TDM-CM连线电路： (3) 验证74LS181的算术运算和逻辑运算功能（采用正逻辑） 在给定DR1=65、DR2=A7的情况下，改变运算器的功能设置，观察运算器的输出，填入下表中。 五、分析整理实验数据，写出实验报告。 六、思考题 将实验数据和理论分析进行比较、验证。分析产生错误的原因。 （二）进位控制实验 一、实验目的 1、验证带进位控制的算术运算功能发生器的功能。 2、按指定数据完成几种指定的算术运算。 三、实验内容 1. 实验原理 进位控制运算器的实验原理如图1-3所示。在实验（1）的基础上增加进位控制部分。其中181的进位进入一个74锁存器，其写入是由T4和AR信号控制。T4是脉冲信号，实验时将T4连至”START UNIT”的微动开关KK2上。AR是电平控制信号（低电平有效），可用于实现带进位控制实验，而T4脉冲是将本次运算的进位结果锁存到进位锁存器中。 图1—4 TDM-CM连线电路： （三）移位运算实验 一、 实验目的 验证移位控制的组合功能。 移位运算实验原理如图2-1所示，使用了一片74LS299作为移位发生器，其八输入/输出端以排针方式和总线单元连接。299—B信号控制其使能端，T4时序为其时钟脉冲，实验时将“W/R UNIT”中的T4接至“STATE UNIT”中的KK2单脉冲发生器，由S0、S1、M控制信号控制其功能状态，其列表如下： 图2—2 TDM-CM连线电路： 2、实验步骤 (1)按图2—2连接实验线路，仔细查线无误后接通电源。 实验三 存储器实验 一 、实验目的 掌握静态随机存储器RAM的工作特性及数据的读写方法。 实验所用的半导体静态存储器电路原理如图3—1所示，实验中的静态存储器由一片6116（2K×8）构成，其数据线接至数据总线地址线由地址锁存器（74LS273）给出。地址灯AD0—AD7与地址线相连，显示地址线内容。数据开关经一三态门（74LS245）连至数据总线，分别给出地址和数据。 因地址寄存器为八位，接入6116的地址A7—A0，而高三位A8—A10接地，所以其实际容量为256字节。6116有三个控制线：CE（片选线）、OE（读线）、WE（写线）。当片选有效（CE=0）时，OE=0时进行读操作，WE=0时进行写操作。本实验中将OE常接地，在此情况下，当CE=0、WE=0时进行读操作，CE=0、WE=1时进行写操作，其写时间与T3脉冲宽度一致。 实验时将T3脉冲接至实验板上时序电路模块的TS3相应插孔中，其脉冲宽度可调，其它电平控制信号由“SWITCH UNIT”单元的二进制开关模拟，其中SW—B为低电平有效，LDAR为高电平有效。 （1）按图3-2连接实验线路， “STOP”开关置为“RUN”状态、“STEP”开关置为“STEP”状态,仔细查线无误后接通电源。 图3—2 TDM-CM连线电路： (3)依次读出第00、01、0