《芯片封装原理及分类.ppt

qja 结-空气热阻 qja 最早也是最常用的标准之一 定义标准由文件 JESD51-2给出 Ta = 环境空气温度, 取点为 JEDEC组织定义的特定空箱中特定点 (Still-Air Test) 芯片下印制板可为高传导能力的四层板(2S2P)或低传导能力的一层板之任一种 (1S0P) qjma 结-移动空气热阻 qjma 空气流速范围为 0-1000 LFM 定义标准由文件 JESD51-6给出 Ta = 空气温度，取点为风洞上流温度 印制板朝向为重大影响因素 qjc 结壳热阻 qjc 从结点到封装外表面(壳)的热阻，外表面壳取点尽量靠近Die安装区域 qjb 结板热阻 qjb 从结点至印制板的热阻 定义标准由文件 JESD51-8给出 qjx 使用的局限性 qjx 试图采用简单的热阻表示复杂的芯片传热现象 芯片内部的热传现象非常复杂，无法使用热阻来完美表示； 热阻qjx 无法用于准确预测芯片的温度，只能提供定性的热性能对比； 如需准确预测特定工况下芯片的温度，我们需要其它的方法 PBGA封装特点? 有机基片Organic substrate 使用焊球(Solder balls)作为二级互联 主要应用: ASIC’s, 内存, 图形显示,芯片组,通讯等. Wire-Bonded PBGA (Die-up) 由die-up PBGA变化而来 别名: FSBGA, ChipArrayTM 焊球间隙较小 可归类为 Near-CSP 建模也较困难 焊球间隙典型值为1mm，0.8mm，0.65mm，0.5mm，0.4mm 经常缺少明显可见，比Die尺寸大的Die Pad，因为Die大小与封装大小相近 基片(substrate)中每个信号过孔都必须单独建出； 在FLOPACK中，别名ChipArrayTM 主要应用：高功耗处理器，军事用芯片 主要分为： 　　　1)Flip-Chip 2)BondWire Plastic Quad Flat Pack (thin version called TQFP) 常用于逻辑芯片, ASIC芯片, 显示芯片等 封装外管脚(Lead), 表面贴装 无散热器时的主要散热路径 The die and the die flag The leadframe The board Small Outline Package Low profile version known as Thin Small Outline Package (TSOP) 类似于 PQFP, 只是只有两边有管脚 广泛应用于内存芯片 常见的类型 - 常规 - Lead-on-Chip 部分芯片建模时可将各边管脚统一建立； 管脚数较小应将各管脚单独建出. fused lead　一定要单独建出 Tie bars 一般可以忽略. 主要用于替换引脚数小于80的引线装芯片 (主要是 TSOP and TSSOP) 尺寸较小，同时相对于TSOP/TSSOP散热性能好 Theta-JA 通常只有 TSSOP芯片的一半左右 主要传热路径：Die ? Die Attach Pad? Exposed Pad ? PCB 次要传热路径：Lead(最好各个管脚单独建出) PCB板下(Exposed Pad下方)通常添加热过孔以加强散热 封装相对于Die尺寸不大于20% 主要应用于内存芯片，应用越来越广泛 尺寸小，同时由于信号传输距离短，电气性能好 种类超过 40 种 如封装尺寸相对于Die，大于20%但接近20%，则称为 Near-CSP 为早期的一种 CSP 设计 常用于闪存芯片 Traces 排布于聚酰亚胺的tape 层 Die与Tape之间有专用的Elastomer 采用引脚Lead将电信号由die传递至 traces 焊球可较随意排布 Die 可放在中心，也可以偏置 主要传热路径： Die -- elastomer -- solder balls -- board Lead传导热量较少,很多情况下可忽略 Elastomer导热能力差，为主要的散热瓶颈 焊球要求单独建出 Tape中Trace的传导较少,但是不能忽略 Solder Ball也够成相对较小的热阻(相对于Elastomer) 其它的 CSP芯片 Fine-Pitch BGA (ChipArrayTM, FSBGA) 类拟于PBGA, 更焊球间距更小 Fan-in traces 所有的过孔都必须单独建出 MicroStarTM / FlexBGATM 类拟于 ChipArray, 但基片材料为tape 而非 BT 开始应用于内存领域 (stacked TSOP) 近来应用到了面阵列封装领域 堆栈裸片封装(Stacked-Die Packages