- 1、本文档共36页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第6章 中央处理器 Homework 3.中央控制和局部控制相结合 大多数指令的执行过程中包含的微操作个数及指令的执行时间比较接近或相等,可以将这样的指令作为标准建立统一的时序节拍,称为中央节拍,由中央控制器发出。 少数指令执行过程中包含的微操作个数较多,指令的执行时间比较长,需要增加节拍。就在中央节拍中间插入局部节拍,来完成相应的操作。 例如, 乘除法指令 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile . Copyright 2004-2011 Aspose Pty Ltd. 3.中央控制和局部控制相结合 少数指令执行过程中包含的微操作个数较多,指令的执行时间比较长,需要增加节拍。就在中央节拍中间插入局部节拍,来完成相应的操作。例如, 执行乘除法指令时,由一组中央节拍完成取指令操作。然后,暂停中央节拍,启动局部节拍,完成N次加法和移位操作。再结束局部节拍,转回中央节拍,继续执行指令的操作。 J1 J2 J3 J4 Jn-1 Jn M1 M2 M3 M4 M1 M2 M3 M4 插入 局部节拍的宽度与中央节拍的宽度相等。 中央节拍 局部节拍 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile . Copyright 2004-2011 Aspose Pty Ltd. * * 计算机组成原理 Principles of Computer Organization 广义双语教学课程 09/skyclass25/ 青岛理工大学 校级精品课程 /ec/C84/ Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile . Copyright 2004-2011 Aspose Pty Ltd. 计算机组成原理设计性作业 课题3 组合逻辑控制单元设计 用硬布线(组合逻辑)控制法设计一个简单模型机的控制单元CU(微操作信号产生电路)。 假设该模型机有8条不同类型的指令。包括:算术运算、逻辑运算、移位、数据传送、访存操作、转移等。根据每条指令的功能和时序,分析其执行过程中需要在各个阶段产生的全部微操作,导出产生这些微操作控制信号的逻辑。 提示:需要决定指令周期包括哪几个机器周期,每个机器周期包括几拍,每拍包括几个时钟,以及时钟周期是多少nS。有些操作可能还需要规定是在时钟的上升沿或是在时钟的下降沿进行。 第8周周末完成 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile . Copyright 2004-2011 Aspose Pty Ltd. Chapter 6 Central Processing Unit The description of the basic operation of a CPU offered in the previous section describes the simplest form that a CPU can take. This type of CPU, usually referred to as subscalar, operates on and executes one instruction on one or two pieces of data at a time. Model of a subscalar CPU. (5) Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile . Copyright 2004-2011 Aspose Pty Ltd. This process gives rise to an inherent inefficiency in subscalar CPUs. Since only one instruction is executed at a time, the entire CPU must wait for that instruction to complete before proceeding to the next instruction. This design, wherein the CPUs execution resources can operate on
文档评论(0)