EDA技术与应用实验2016简介.ppt

USB-Blaster 的驱动安装 将 DE2-35 实验平台的 Blaster 接口(开发板上部最左边)接好 USB 连接线，插头插入主机的 USB 接口，Windows XP 发现新硬件后会弹出一个对话框。按提示选择USB-Blaster 驱动程序的在 Windows XP 下的安装路径选择： D:\altera\90\quartus\drivers\usb-blaster\usbblst.inf 若是初次安装的Quartus II，在下载编程前需要选择下载接口方式。在图0-1 所示窗口中单击“Hardware Setup”，可打开如图0-2 所示的窗口。在这里，选择“USB BlasterII”，双击鼠标后，关闭该窗口。 图0-1 图0-2 实验内容 简单NiosII系统的设计---LCD显示实验 基于NiosII系统的跑马灯实验 基于SOPC的电子钟设计 计数器的设计与测试 译码器的设计与测试 基于EDA的电子钟设计 用原理图输入法设计全加器 -----熟悉EDA设计流程 前四次实验课按分组 ，最后一次实验以开放的形式。 实验任务：基于EDA的电子钟设计 或者基于SOPC的电子钟设计，完成设计后下载到DE2开发板验证测试。 实验检查：每个实验完成后老师检查，记录。 实验报告：最后以大作业的形式上交综合设计报告。 原理图输入法设计4位全加器 ---熟悉EDA设计流程 设计任务分析：原理图输入法设计4位全加器 4位全加器由4个1位全加器组成，1位全加器由2个半加器组成。 先设计1位半加器，利用真值表、与或非门设计仿真，封装入库。 再设计1位全加器，利用已经设计并封装好的半加器完成设计，封装入库。 最后设计4位全加器，利用已经设计并封装好的1位全加器构成4位全加器，并完成仿真和硬件测试。 原理图输入法设计4位全加器 ---熟悉EDA设计流程 原理图输入法设计4位全加器 ---熟悉EDA设计流程 实验内容 1．设计1位全加器。先设计1位半加器，再设计1位全加器的。包括原理图输入、编译、综合、适配、仿真、实验板上的硬件测试，并将此全加器电路设置成一个硬件符号入库。 2．设计4位全加器。建立一个更高的原理图设计层次，利用以上获得的1位全加器构成4位全加器，并完成编译、综合、适配、仿真和硬件测试。 3．在完成原理图设计的基础上，用HDL语言设计4位全加器，必须使用元件例化。并仿真和硬件验证设计结果。（选作） 采用Quatus Ⅱ的PLD设计方法 首先在D盘创建一个个人文件夹，在个人文件夹下创建每个实验内容的工作目录。 2. 在Quatus Ⅱ中创建一个工程。 3. 子模块设计：每个模块可以用原理图或HDL语言描述，对每个模块进行编译、仿真，通过后然后生成模块符号。 4. 顶层设计：创建一个顶层图形文件，将各模块符号放到图中，添加输入、输出引脚，连线；编译，仿真。 5. 给输入、输出引脚分配引脚号码，编程下载。 文件夹、工作目录和工程名不能有空格和汉字！ 原理图输入法设计4位全加器 ---熟悉EDA设计流程 注意事宜： 1.首先在D盘创建个人文件夹 任何一项设计都是一项工程(project)，必须首先为此工程建立一个放置与此工程相关的所有文件的文件夹，此文件夹将被QuartusII?默认为工作库(Work?Library)。同一工程的所有文件都必须放在同一文件夹中。文件夹所在路径名和文件夹名中不能用中文，不能用空格，不能用括号（），可用下划线_，最好也不要以数字开头。 2.工程名与顶层文件的实体名 建议工程项目名称最好与顶层文件同名，同名为adder4b 。 3. 每次修改后都需要重新编译。 原理图输入法设计4位全加器 ---熟悉EDA设计流程 注意事宜： 4.功能仿真需要先生成功能仿真网表。 选择菜单“Processing”中“Simulator Tool”选项，打开仿真器，将仿真模式设置为“Functional”，单击“Generate Functional Simulation Netlist”按钮产生仿真网表。 5.将未使用引脚指定为三态输入。 菜单Assignments\Device，在Device页面中单击 “Device Pin Options”按钮，打开“Device Pin Options” 对话框；选择 “Unused Pins”标签，在“Reserve all unused pins”域中选择“As inputs,tri-stated”单选钮。 原理图输入法设计4位全加器 ---熟悉EDA设计流程 计数器的设计与测试 实验内容 1．设计分频电路，编写计数分频的程序。用计数方式实现时钟分频。 先编写一个输入时钟频