- 1、本文档共84页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第五章 设备管理 5.1 I/O系统 I/O系统是用于实现数据输入、输出及数据存储的系统。 在I/O系统中,除了需要直接用于I/O和存储信息的设备外,还需要有相应的设备控制器和高速总线。 5.1.1 I/O设备 I/O设备性能指标? 数据传输率 数据的传输单位 设备共享属性 5.1.1 I/O设备 1.I/O设备的类型 (1)按速度分: 低:键盘 中:打印机 高:磁盘。 (2)按信息交换单位分: 块:磁盘,可定位 字符:打印机、串口 5.1.1 I/O设备 (3)按设备的共享属性分: 独占:如临界资源 共享:磁盘 虚拟:如本身因有属性为独占,但将其虚拟为几个逻辑设备。 5.1.1 I/O设备 5.1.2 设备控制器 职责:控制一个或多个I/O设备,以实现I/O设备和计算机之间的数据交换。是CPU与I/O设备之间的接口。 设备控制器是一个可编址的设备。 分类:控制字符设备的控制器和控制块设备的控制器 5.1.2 设备控制器 一、设备控制器的功能 接收CPU命令,控制I/O设备工作,解放CPU. 1.接收和识别命令 寄存器存放命令,译码器解释命令 2.数据交换 CPU——控制器——设备 3.标识和报告设备状态 设备控制器中应用“状态寄存器” 5.1.2 设备控制器 4.地址识别 CPU通过“地址”与设备通信,设备控制器应能识别它所控制的设备地址以及其各寄存器的地址。 5.数据缓冲 6.差错控制 5.1.2 设备控制器 2.设备控制器的组成 5.1.3 I/O通道 1.I/O通道设备的引入 引入目的 建立独立的I/O操作,解脱CPU对I/O的组织、管理。 CPU只需发送I/O命令给通道,通道通过调用内存中的相应通道程序完成任务,然后通道向CPU发中断信号。 通道 一种特殊的执行I/O指令的处理机,与CPU共享内存,可以有自己的总线。 5.1.3 I/O通道 2.通道类型 1)字节多路通道 各子通道以时间片轮转方式共享通道,适用于低、中速设备。 5.1.3 I/O通道 2)数组选择通道: 无子通道,仅一主通道,某时间由某设备独占,适于高速设备。 但通道未共享,利用率低。 3)数组多路通道: 多子通道不是以时间片方式,而是“按需分配”,综合了前面2种通道类型的优点。 5.1.3 I/O通道 3.通道“瓶颈”问题 5.1.3 I/O通道 解决:采用复联方式 5.1.4 总线系统 5.2 I/O控制方式 发展宗旨: 尽量减少主机对I/O控制的干预,把主机从繁杂的I/O控制事务中解脱出来,以便更多地完成数据处理任务。 四个阶段: 程序I/O——中断I/O——DMA控制——通道控制。 趋势:提高并行度。 5.2.1 程序I/O方式 又称忙--等待方式 查询方式:CPU需花代价不断查询I/O状态 CPU资源浪费极大。 在该方式中,CPU之所以要不断地测试I/O设备的状态,就是因为在CPU中无中断机构, 使I/O设备无法向CPU报告它已完成了一个字符的输入操作。 5.2.2 中断I/O 进程启动I/O设备 由CPU向控制器发I/O命令——返回继续执行原来的任务。 控制器按命令要求控制指定的I/O设备。 I/O设备任务完成,控制器向CPU发中断, CPU转相应中断处理程序 5.2.3 DMA方式 1.DMA控制方式的引入 中断I/O,CPU“字节”干预一次,即每“字节”传送产生一次中断。 DMA:由DMA控制器直接控制总线传递数据块。DMA控制器完成从I/O——内存。 DMA特点:数据传输的基本单位是数据块;数据从设备直接入内存或相反;仅在传送开始和结束时需CPU干预。 和程序控制、中断控制不同,DMA控制方式对接口采用全硬件的控制机制,不执行任何程序。 5.2.3 DMA方式 原理: 一个设备接口试图通过总线直接向另一个设备发送数据(一般是大批量的数据),它会先向CPU发送DMA请求信号,CPU收到该信号后,会按DMA信号的优先级和提出DMA请求的先后顺序响应DMA信号。 CPU对某个设备接口响应DMA请求时,会让出总线控制权,提出请求的设备接口可以通过总线直接进行数据传送(不通过CPU),数据传送完毕后,设备接口会向CPU发送DMA结束信号,交还总线控制权。 注意:DMA请求信号可能会打断一条指令的执行,使它暂时停止执行,数据传送完毕后才恢复该指令的执行 5.2.4 I/O通道控制方式 DMA方式: 对需多离散块的读取仍需要多次中断。 通道方式:CPU只需给出 (1)通道程序首址。 (2)要访问I/O设备 后,通道程序就可完成一组块操作 5.3 缓冲管理 目的:组织管理、分配、释放buffer 5.3.1 引入 1.缓和CPU和I/O设备间速度不匹配的矛盾。 如:计算——打印bu
您可能关注的文档
最近下载
- FLEX SYSTEM EN2092 1GB ETHERNET调试文档模板.pdf VIP
- 2024年9月中国汽车产销报告.pdf VIP
- 2024年11月广东深圳市福田区选用机关事业单位辅助人员和社区专职工作者143人笔试备考题库及答案解析.docx VIP
- 流体力学 课件 第6章 气体射流.pptx
- 武汉理工大学材料科学基础课件(全套).pdf
- 风貌改造工程施工组织设计.doc
- 药品生物检定技术 全套教案.doc
- 浅谈双碳战略下的自来水厂碳核算碳减排经验分享_供水技术讲座资料课件.pptx
- 2024广州铁路局机考.pdf
- 11《动物的眼睛》教学设计-2023-2024学年科学二年级下册青岛版.docx VIP
文档评论(0)