电工电子技术基础(电子教案)(修改版)第10章课件.pptVIP

第10章 时序逻辑电路 计数原理： 计数前先清“0”。在1～5个计数脉冲期间，计数原理与二进制计数器相同， 且在此期间Q2和Q3中总有一个为0，则F4的J端有0输入，在CP的下降沿，F4为“0”。 第6个计数脉冲到来后，Q1由1变为0，使得Q2由0变为1， Q2的正跳变对 F3无影响，这时计数器Q4Q3 Q2 Q1状态由0101变为 0110状态。 第7个计数脉冲到来后， Q1由0变为1，此正跳变对其他各触发器均无影响， 此时计数器呈0111状态。 第8个计数脉冲到来后，F1由1变为0，此负跳变使F2由1变为0， Q2的负跳 变又使F3由1变为0，同时，由于第七个计数脉冲已使F4的J端输入为1，故Q1的 负跳变也使F4翻转， Q4由0变为1，这时计数器变成1000状态。 第9个计数脉冲使F1翻转，Q1由0变为1， Q1的正跳变对触发 器无影响， 计数器为1001状态。 第10个计数脉冲输入后，F1翻转，Q1由1变为0，分别给F2、F4的CP端一个 负跳变，F2因J端有0输入，维持“0”状态不变； F4因K端为 1，J端为0而翻转为 “0”状态，这样计数器由1001回到0000状态，同时向高位输送一进位信号，实 现了一位二－十进制的计数功能。 * * 本章要点 熟悉基本RS触发器的电路组成、逻辑功能和工作原理。 了解触发器的几种常用触发方式及特点。 掌握各类型触发器的逻辑功能并分析由其组成的应用电路。 了解数码寄存器、移位寄存器的功能和电路组成。 了解计数器的功能，掌握二进制、十进制计数器电路组成原理。 了解集成计数器的使用常识 第10章 时序逻辑电路 触发器是能够存储一位二进制数码的电路，它是由逻辑门电路通过一定的方式 组合而成的。触发器在某一时刻的输出不仅和当时的输入状态有关，而且还与在此 之前的电路状态有关。即当输入信号消失后，触发器的状态被记忆，直到再输入信 号后它的状态才可能变化。 10.1 触发器 10.1.1 基本RS触发器 1．电路组成 将两个与非门的输入端与输出端交叉反馈连接就构成了基本RS触发器，如图所示。 电路中有两个输入端 、 和两个输出端 、 ，其中 称 为置0端， 称为置1端，字母上的 非号表示低电平触发有效，两个输 出端 和 的状态是相反的，通 常规定端平 的状态为触发器的状态。 如图所示是基本RS触发器的逻辑符号。 第10章 时序逻辑电路 10.1 触发器 10.1.1 基本RS触发器 2．基本RS触发器的工作原理 在数字电路中， ＝0， ＝1时，称触发器处于0状态；当 ＝1， ＝0时，称触发器处于1状态，即用 端的状态代表触发器的状态。因而，在稳定时，触发器有两种可能的状态：0态和1态，利用这两种状态可以存储一位二进制数码0或1。 当 =0， =1时，触发器输出 ＝0， ＝1，这是复位状态。 当 =1， =0时，触发器输出 ＝1， ＝0，这是置位状态。 当 = =1时，触发器的输出状态保持原来状态不变。 当 = =0时，则强迫两个与非门的输出都为1，这种情况为不允许状态。 基本RS触发器状态真值表 禁止 1 1 0 0 保持 1 1 置位 0 1 0 1 复位 1 0 1 0 动作 状态 输出 输入 第10章 时序逻辑电路 10.1 触发器 10.1.2 触发方式 根据时钟脉冲触发方式的不同触发器可分为：同步式触发、上升沿触发、 下降沿触发和主从触发四种类型。 触发器类型 触发信号有效时刻 时序图 特 点 同步式触发 CP为高电平期间 CP R S Q Q Q Q 上升沿触发 CP为上升沿时刻 下降沿触发 CP为下降沿时刻 主从触发 CP高电平接收输入 信号，下降沿翻转 有干扰信号窜入， 易产生错误翻转 。 保证一个CP周期触发器只动作下次， 可克服输入干扰信号引起的误翻转 。 同上 同上 第10章 时序逻辑电路 10.1 触发器 10.1.3 常用触发器 1．JK触发器 （1）JK触发器的结构 JK触发器的逻辑结构如图所示， 图中CP是下降沿触发有效。它是有 两个同步RS触发器和一个非门构成， 其中两个同步RS触发器中一个称为 “主触发器”，另一个称为“从触发器”， 非门使得加到这两个触发器的时钟 信号反相。输入信号J、K位于主触 发器的输入端，输出