时序逻辑电路习题key..doc

触 发 器 一、单项选择题： (1)对于D触发器，欲使Qn+1=Qn，应使输入D=。 A、0????? B、1?????? C、Q?????? D、 (2)对于T触发器，若原态Qn=0，欲使新态Qn+1=1，应使输入T=。 A、0??? B、1??? C、Q (4)请选择正确的RS触发器特性方程式。 A、???????????? B、 C、 (约束条件为)???? D、 (5)请选择正确的T触发器特性方程式。 A、 B、 C、 D、 (6)试写出图所示各触发器输出的次态函数(Qn+1)。 A、 B、 C、 D、 (7)下列触发器中没有约束条件的是。 A、基本RS触发器? B、主从RS触发器? C、同步RS触发器? D、边沿D触发器 ==答案== (1)C (2)B (4)C (5)C (6)A (7)D 二、多项选择题： (1)描述触发器的逻辑功能的方法有。 A、状态转换真值表??? B、特性方程? C、状态转换图?????? ?D、状态转换卡诺图 (2)欲使JK触发器按Qn+1=Qn工作，可使JK触发器的输入端。 A、J=K=0?? B、J=Q,K=?? C、J=,K=Q??? D、J=Q,K=0? (3)欲使JK触发器按Qn+1=0工作，可使JK触发器的输入端。 A、J=K=1??? B、J=0,K=0 ???C、J=1,K=0??? D、J=0,K=1 (4)欲使JK触发器按Qn+1=1工作，可使JK触发器的输入端。 A、J=K=1??? B、J=1,K=0 ???C、J=K=0??? D、J=0，K=1 ==答案== (1)ABCD (2)ABD? (3)AD (4)AB 三、判断题： (1)D触发器的特性方程为Qn+1=D，与Qn无关，所以它没有记忆功能。（ ???） (2)同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。（? ??） (3)主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。（? ??） (8)同步RS触发器在时钟CP=0时，触发器的状态不改变(??? )。 (9)D触发器的特性方程为Qn+1=D，与Qn无关，所以它没有记忆功能(??? )。 (10)对于边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次(??? )。 ==答案== (1)错 (2)对?(3)对??(8)对 (9)错 (10)错 四、填空题： (1)触发器有（ ???????）个稳态，存储8位二进制信息要（? ??????）个触发器。 (2)在一个CP脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的（????? ??），触发方式为（? ??????）式或（ ???????）式的触发器不会出现这种现象。 (3)按逻辑功能分，触发器有（? ???）、（? ????）、（? ????）、（ ?????）、（? ????）五种。 (4)触发器有（??? ??）个稳定状态，当＝0，＝1时，称为（?? ???）状态。 ==答案== (1)2? 8 (2)空翻? 主从式? 边沿式 (3)RS、JK、D、T、T’ (4)2、0 时 序 逻 辑 电 路 一、单项选择题： (2)某512位串行输入串行输出右移寄存器，已知时钟频率为4MHZ，数据从输入端到达输出端被延迟多长时间？ A、128μs???????? B、256μs??????? C、512μs???????? D、1024μs (3)4个触发器构成的8421BCD码计数器共有（ ???）个无效状态。 A、6? B、8? C、10? D、4 (4)四位二进制计数器模为 A、小于16? B、等于16? C、大于16? D、等于10 (5)利用异步预置数端构成N进制加法计数器，若预置数据为0，则应将（ ???）所对应的状态译码后驱动控制端。 A、N? B、N－1 ?C、N+1 (7)采用集成中规模加法计数器74LS161构成的电路如图所示，选择正确答案。 A、十进制加法计数器 B、十二进制加法计数器 C、十五进制加法计数器 D、七进制加法计数器 (8)采用74LS90异步分频十进制计数器构成的电路如图所示,选择正确答案。 A、七进制加法计数器???????? B、十二进制加法计数器 C、十五进制加法计数器??????? D、六进制加法计数器 (9)指出下列各种触发器中，不能组成移位寄存的触发器。 A、基本RS触发器　　　　　　 B、同步RS触发器 C、主从JK 触发器?????????? D、维持阻塞D触发器 ==答案==： (2)A (3)A (4)B (5)A (7)C (8)A (9)A 二、判断题： (1)同步时序电路由组合电路和存储器两部分组成。（?? ?