14new数电第七章.ppt

第七章 半导体存储器 分类 1、从存/取功能分： ①只读存储器 (Read-Only-Memory） ②随机读/写 （Random-Access-Memory） 2、从工艺分： ①双极型 ②MOS型 A1 A2 A0 D3 D2 D1 D0 D/A 0 1 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 2 4 8 12 9 6 3 t 0 ? o 2 4 8 12 9 6 3 随机存取存储器（RAM） RAM的结构与工作原理 RAM存储容量的扩展 2、 SRAM存储单元 1、 一般RAM的基本结构 1、 位的扩展 2、 字的扩展  4、 输入、输出控制电路 3、 DRAM存储单元 输入/输出控制电路：根据读写信号对选中存储单元完成读出或写入数据的操作。 地址译码器:其作用是对外部输入的地址码进行译码，以便实现对存储矩阵中选中的存储单元进行读写操作。 1. RAM的基本结构 存储矩阵 输入/输出控制电路 数据输入/输出 地址输入 控制信号输入( CS 、R/W) 地址 译码 器 写入：信息存入存储器。读出：从存储器中取出信息。 256X4 RAM 1024个存储单元，排成32×32列的矩阵 行译码器：将输入地址代码的若干位译成某一条字线的高（或低)电平，从存储体阵列中选中该行所有存储单元。 列译码器:从字线选中一行存储单元中再选中若干位，在读、写信号的作用下，完成对这些单元进行相应操作。 ·存储矩阵： ·译码器: 实现对不同地址的选择 · RAM2114的结构图 1 2 3 4 5 6 7 8 9 18 17 16 15 14 13 12 11 10 A2 A1 A0 A3 A4 A5 A6 A7 A8 A9 CS GND VCC D3 D2 D1 D0 R / W 集成 RAM2114引脚图 地址译码器 输入/输出控制电路 存储体64×64列的矩阵 ·工作过程 16组 2组 1组 16组 RS锁存器 同列存储单元公用的门 控制管，与读写控制电路相接 Yi ＝1时导通 二、 SRAM(Static RAM)静态存储单元 本单元门控制管:控制触发器的Q、 与位线的接通。Xi =1时导通 Q * * * 存储矩阵 输入/输出控制电路 地址译码器 数据输入/输出 地址输入 控制信号输入( CS 、R/W) RAM的主体，由大量存储单元组成。 （1）结构框图 存储器与寄存器相比,在结构应有什么新的考虑? 存储单元公共的输入\输出电路. 根据地址,译码找到要读写的存储单元 概述 能存储大量二值信息的器件 关于存储器的几个基本概念： ·存储容量：存储器所存二值信息（0、1）的总量。 ·字数：字的总量。 ·字：多位二进制码表示二值信息，构成一个字。字的位数称为字长或称位数。 存储容量＝字数×位数 ·地址：每个字的编号。 FPM内存Fast Page Mode（快页模式） EDO内存Extended Data Out（扩展数据输出） SDRAM内存 Synchronous Dynamic Random Access Memory（同步动态随机存储器） RDRAM内存 Rambus Dynamic Random Access Memory（存储器总线式动态随机存储器） DDR SDRAM内存 Double Data Rate Synchronous Dynamic Random Access Memory （双数据率同步动态随机存储器） DDR2内存 DDR3内存 SDRAM采用3.3v工作电压 ，SDRAM将CPU与RAM通过一个相同的时钟锁在一起，使RAM和CPU能够共享一个时钟周期，以相同的速度同步工作，与 EDO内存相比速度能提高50％。SDRAM基于双存储体结构，内含两个交错的存储阵列，当CPU从一个存储体或阵列访问数据时，另一个就已为读写数据做好了准备，通过这两个存储阵列的紧密切换，读取效率就能得到成倍的提高。 RDRAM最初得到了英特尔的大力支持，但由于其高昂的价格以及Rambus公司的专利许可限制，一直未能成为市场主流，其地位被相对廉价而性能同样出色的DDR SDRAM迅速取代，市场份额很小。?? DDR SDRAM是SDRAM的更新换代产品，采用2.5v工作电压，它允许在时钟脉冲的上升沿和下降沿传输数据，这样不需要提高时钟的频率就能加倍提高SDRAM的速度，并具有比SDRAM多一倍的传输速率和内存带宽  DDR2与上一代DDR内存技术标