微机原理与接口技术_第2章1_sy.ppt

微机原理与接口技术 内容提要 8086CPU内部结构 8086CPU引脚及功能 8086CPU存储器组织 8086CPU系统配置 8086CPU时序 复习 第二章 8086系统结构 InteL 8086CPU §2-1 8086CPU结构 §2-2 8086CPU的引脚及其功能 课堂小结 8086 CPU 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND VCC AD15 AD16/ S3 AD17/ S4 AD18/ S5 AD19/ S6 BHE/ S7 MN/ MX RD HOLD(RQ/GT0) HLDA(RQ/GT1) WR(LOCK) M/ IO (S2) DT/ R (S1) DEN (S0) ALE (QS0) INTA (QS1) TEST READY RESET 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 READY ( Ready ) 准备就绪信号 输入 高电平有效 由存储器或I/O端口发来的响应信号，表示外部设备已准备好可进行数据传送。 CPU在每个总线周期的T3状态检测READY信号线，如果是低电平，在T3状结束后，CPU插入一个或几个TW等待状态，直到READY信号有效后，才进入T4状态，完成数据传送过程。 §2-2 8086CPU的引脚及其功能——最小模式中定义 8086 CPU 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND VCC AD15 AD16/ S3 AD17/ S4 AD18/ S5 AD19/ S6 BHE/ S7 MN/ MX RD HOLD(RQ/GT0) HLDA(RQ/GT1) WR(LOCK) M/ IO (S2) DT/ R (S1) DEN (S0) ALE (QS0) INTA (QS1) TEST READY RESET 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 RESET (Reset) 复位信号 输入 高电平有效 CPU接收到复位信号后，停止现行操作，并初始化。RESET信号至少保持4个时钟周期以上的高电平。 复位过程：CPU重启，8086/8088将从地址FFFF0H开始执行指令。通常在FFFF0H单元开始存放一条无条件转移指令，将入口转到引导和装配程序中，实现对系统的初始化，引导监控程序或操作系统程序。 §2-2 8086CPU的引脚及其功能——最小模式中定义 8086 CPU 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND VCC AD15 AD16/ S3 AD17/ S4 AD18/ S5 AD19/ S6 BHE/ S7 MN/ MX RD HOLD(RQ/GT0) HLDA(RQ/GT1) WR(LOCK) M/ IO (S2) DT/ R (S1) DEN (S0) ALE (QS0) INTA (QS1) TEST READY RESET 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 INTR(Interrup Request) 可屏蔽中断请求信号 输入 电平触发(或边沿触发) 高电平有效 当外设接口向CPU发出中断申请时，INTR信号变成高电平。CPU一旦检测到此信号有效，并且中断允许标志位IF＝l，CPU在当前指令执行完后，转入执行中断服务程序。 用STI指令，可使IF置“l”，用CLI指令可使IF置“0”。 §2-2 8086CPU的引脚及其功能——最小模式中定义 8086 CPU 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 GND AD14 AD13 AD12 AD11 AD10 AD9 AD8