CMOS集成电路设计报告-杨晓龙.docx

天津工业大学模拟CMOS集成电路课程设计题目：__套筒式两级运放_姓名：_____杨晓龙______学号：___1330093047____专业：__电子科学与技术__2014年6月20日摘要：本文介绍了使用中航(重庆)微电子有限公司提供的0.35um工艺库设计套筒式两级运放的过程和仿真结果，并对计算值和仿真结果做了比较，给出了改进方案。关键词：0.35um工艺；运放设计；电路仿真1.设计指标要求用SkySilicon 0.35um 5V工艺库设计一款两级运算放大器，该运放的参数指标为：VDD=5V，功耗=2mW，差动输出摆幅=5V，差动电压增益=40000。2. 设计方案两级运放，一般第一级产生高增益（摆幅较小），第二级提供大摆幅（增益较小）。于是对增益和摆幅分配如下：差动电压增益差动输出摆幅第一级20003V第二级205V为了产生高增益，第一级采用套筒式运放结构；为了提供大的摆幅，第二级采用简单的共源级差动运放结构。3. 电路原理图图1 两级运放原理图图中的NMOS管和PMOS管分别使用“n5”和“p5”。4. 手工计算1）获取工艺参数根据仿真模型文件“cd035mva_spectre_v03.scs”找到在标准速度工艺角下的仿真参数如下：n5405.21.15E-08121.560.6544p5174.61.15E-0852.38-0.8499因为工艺参数通常是直流工作点的函数，所以为了使仿真结果与手工计算值尽可能相近，需要对上表中的阈值电压VTH0通过实际仿真进行修正。下表给出了在不同|VBS|下，仿真得到的阈值电压的平均值。|VBS|(V)011.6n5 VTH0.731.11.2p5 VTH-0.861.13—另外，由于仿真模型是Bsim3v3，考虑了短沟道效应，载流子迁移率会随着漏源电压的增大而减小，使得MOS管的沟道在漏极附近夹断之前提前饱和，造成饱和电流小于利用萨支唐方程计算的结果。为尽可能减小计算值与仿真结果的差距，先对单个晶体管进行仿真，根据得到的输出特性曲线与萨支唐方程在相同偏置下的计算结果进行比较（不考虑二级效应），然后认为迁移率是不变的，来修正萨支唐方程的常系数。修正后的饱和电流公式如下:n5: p5: 2）分配偏置电流由VDD=5V，功耗=2mW得Itot=P/V=400uA。图中的放大器共有4条支路，为每一支分配100uA的电流，则流过尾电流沉的电流为200uA。3）分配第一级的过驱动电压由于运放的结构是完全对称的，所以下面我们只考虑运放的左侧，右侧与左侧对称位置原件的参数完全相同。运放第一级的每个晶体管的过驱动电压由第一级的输出摆幅确定。因为第一级的差动输出摆幅为3V，所以单端输出摆幅为3V/2=1.5V，由此得第一级左侧（包括电流沉）所有MOS管的过驱动电压之和为：VDD-单端输出摆幅=5V-1.5V=3.5V，即VODn0+VODn1+VODn3+VODp2+VODp0=3.5V。由于流过n0的电流最大，所以为其分配较大的过驱动电压。其余NMOS和PMOS串联，电流相等，但鉴于PMOS的载流子迁移率比NMOS小，为不使宽长比太大，给PMOS分配较多的过驱动电压。于是过驱动电压具体分配为：VODn0=0.9V；VODn1=VODn3=0.5；VODp2=VODp0=0.8。因为第二级的差动输出摆幅为5V，所以单端输出摆幅为5V/2=2.5V，由此得：VODn6+VODp4 =5V-2.5V =2.5V。与第一级不同，第二级MOS管的过驱动电压分配由第一级的输出偏置电压决定，因此我们先设计第一级，待第一级满足设计要求后，再根据其输出偏置电压的仿真值来设计第二级。4）确定第一级各晶体管尺寸和偏置电压现在，第一级中所有晶体管的偏置电流和过驱动电压都已确定，接下来由修正后的饱和电流公式可算出每一个晶体管的宽长比和栅极偏压。具体计算如下：对于n0：解得： 栅极偏压：对于n1：解得：栅极偏压：对于n3：解得：栅极偏压：对于p0：解得：栅极偏压：对于p2：解得：栅极偏压：5．对第一级仿真用计算得到的参数配置运放的第一级，初始栅长L=1um。选择正弦波作为瞬态Transient差动输入信号，其振幅为A=2uV，频率f=1KHz，两个正弦波相位相差180度。输入共模偏置设为变量VCM，以便做DC直流仿真，看传输特性。AC信号振幅数量级分别设为500mV和-500mV，这样输出信号振幅数量级便是（单端）小信号增益。仿真设置过程如下：点击原理图左上角的对勾（check and save），若没有错误和警告，进行下一步；依次点击菜单栏上的Tools-Analog Environment打开仿真环境；点击ADE窗口菜单栏的Setup-Model Libraries，在弹出的窗口右下角点击Browse，添加以下路径下