- 1、本文档共13页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
PCI PFGA桥PCB电路测试报告
Security: [ PUBLIC ]
Site Sbell SRD Originators
PCI FPGA 桥PCB电路测试报告
Domain : Division : Rubric : Type : Distribution Codes Internal: External:
ABSTRACT
Approvals Name
App. Name
App.
REVIEW
HISTORY
REFERENCE
PCI桥的测试模型
计算机仿真
在设计的计算机仿真验证中,需要利用产生的带时序的激励进行测试。在PCI一侧利用PCI SIG的规范标准信号HOST模块对桥进行PCI标准接口,Local一侧是APC接口模拟时序,其中包括APC DMA的信号。测试的外部参考模型见图,DUMB ARBITER是一简单的仲裁器,PCIM_TOP是我们设计中的桥,DUMB TARGET是PCI总线上的一个TARGET。
APC的测试参考模型
首先,HOST模块先对桥PCIM_TOP进行配置读写、存储器读写,然后在对应的APC和PCIM_TOP的接口上验证其时序的正确与否,此时PCIM_TOP作为TARGET方式。对于HOST模型,我们需要提供PCI的各种标准激励文件,如:配置写、配置读、存储器读、存储器写。
当验证桥的DMA MASTER方式时,APC模块先向PCIM_TOP发出DMA的捕获和插入请求,此时PCIM_TOP模块使APC模块和DUMB 32-BIT TARGET模块之间进行DMA的数据传送,根据要求检测PCI总线上的时序、桥与APC上的时序是否正确。
电路PCB测试模型
在进行计算机的模拟仿真后,制作了PCB电路的在线测试方案,以便进一步说明其设计的正确性和可行性,电路的参考模型见图。其中PCI HOST采用ATM LT卡中的PPC750模块,与PCI总线的接口采用PMC CONNECTOR。PCI总线的另一侧是设计的FPGA芯片,同时还有PCI ARIBTER负责PCI仲裁。最后,在设计的PCI FPGA芯片的LOCAL侧,接APC与微处理器接口的模型。
测试中,首先PPC750模块对PCI FPGA进行PCI配置,而后进行PCI FPGA的寄存器的读写,检验其有效性,以及APC寄存器的读写并检验其有效否。当进行DMA测试时,因为APC模型的DMA CAPTURE数据是有规律的,从而可以判断是否DMA传输正确,同样,可以在LOCAL总线上抓取DMA INSERT的数据,并判断其正确否,最后,还进行了DMA数据传输的性能测试,主要是传输速度等方面和误码率等。
PCI FPGA 桥的PCB测试模型
测试内容和目的:
PCI FPGA配置测试:
要求桥的操作满足PCI2.1规范,能够正确的对PCI设备进行设备识别,基址读写、配置操作。
PCI FPGA寄存器读写:
要求能够正确的处理PCI2.1的MEMORY读写并响应PCI的寄存器操作命令,对PCI FPGA进行控制。
PCI FPGA LOCAL读写:
要求能够正确的处理PCI2.1的MEMORY读写并响应HOST对PCI LOCAL总线的操作,对APC的微处理器接口进行控制。
APC DMA捕获操作:(DMA DATA: Local———PCI)
要求PCI FPGA作为MASTER,能够正确的处理PCI2.1的MEMORY读写或Burst操作,能够将APC的微处理器接口上的DMA CAPTURE数据快速传输到PCI BUS上。
APC DMA插入操作:(DMA DATA:PCI———Local)
要求PCI FPGA作为MASTER,能够正确的处理PCI2.1的MEMORY读写或Burst操作,能够将PCI上的DMA INSERT数据快速传输到APC的微处理器接口上,即:Local BUS。
测试环境:
硬件资源:
PCI FPGA在线测试DEMO板。
IBM PPC750模块一个。
示波器(1G带宽以上)一台
逻辑分析仪一台
FPGA位流文件下载专用电缆及网线两根。
其它(电源输入,万用表等)
软件开发环境:
Xilinx的Foundation3.0开发环境;
基于VxWorks的Tornado RTOS开发环境;
PC机的串口超级终端。
测试过程:
电源及时钟测试:
电源电平测试。
外接+5V电源,提供给电路板,分别测试板上所需的2.5
文档评论(0)