下册习题与参考答案.doc

第九章习题与参考答案 1．在8086中有些引脚是复用的，请说明为什么要采用这种方法？以地址／数据复用引脚为例，说明复用是如何实现的？指出在实现复用过程中起关键作用的信号和部件。 答：CPU与外部需要交换的信号很多，但受器件的物理尺寸限制，又不能制作这样多的引脚。为此只好采用引脚复用的方法解决这一矛盾。地址／数据复用引脚的过程是:CPU在总线周期的开始先经地址/数据复用引脚送出地址，待地址信号稳定后发出地址锁存信号ALE（下降沿）使地址锁存器锁存地址信号并将其送到地址总线。然后再发出数据使能信号DEN#，让与数据总线相连的数据收发器工作，经地址/数据复用引脚送出或接收数据。其中关键的信号是地址锁存信号与数据使能信号DEN#，关键的器件是地址锁存器和数据收发器。 ? 如何使8086工作于最大模式? 何为最小模式? 如何使8086工作于最小模式? 答：8086一个微处理器。在这种系统中，所有的总线控制信号都直接由8086产生，因此，系统中的总线控制逻辑电路被减到最少。当8086的第33脚MN／MX#固定接到+5V时，就处于最小工作模式8086系统中，在此系统中，包含两个或多个微处理器，其中一个主处理器就是8086，其它的处理器称为协处理器，它们是协助主处理器工作的。和8086配合的协处理器有两个，一个是数值运算协处理器8087，一个是输入／输出协处理器8089。当8086的第33脚MN／MX# 3．在哪种工作模式必须使用8288? 8288的作用是什么? 答：8288，8288主要用于解决主处理器与协处理器对总线的共享控制，它可按CPU的要求，产生相应的总线控制信号。 8289吗? 为什么? 答：8289。因为数值运算协处理器8087，输入／输出协处理器8089是分时占用总线的，必须使用总线仲裁器8289 5．试说明最小模式的内存读、内存写、I/O读、I/O写靠哪些信号来区分，如何区分？ 答：I/O读、I/O写靠控制信号M/IO#、RD#、WR#区分。具体方法是:①M/IO#高、RD#低、WR#高，是内存读操作②M/IO#高、RD#高、WR#低，是内存写操作③M/IO#低、RD#低、WR#高，是I/O读操作④M/IO#低、RD#高、WR#低，是I/O写操作。 MOV AX，[519H]译码后执行时，8086各有关引脚要送出何种电平信号？就最小工作模式予以说明(不妨假设(DS)=200H)。 答：MOV AX，[519H]译码后执行时，M/IO#为高、RD#为低、WR#为高、DT/R#为，设(DS)=200H则内存单元物理地址为200H*10H+519H=2519H，故AD19AD0依次为00000010010100011001。 ? 它们之间有何关系? 答：CPU的振荡周期，它是CPU的基本时间单位，由计算机的主频决定；计算机完成一次总线操作所用的时间为总线周期；一般一个基本总线周期由4个时钟周期构成；指令周期是执行一条指令所需要的时间。一般一个指令周期由多个总线周期构成，具体数目与指令有关。 8．若CPU的主频为5M，每个时钟周期为多长时间？每个基本总线周期为多长时间？假设执行某条指令要占用3个总线周期，执行该指令至少要用多长时间？ 注: 1s(秒)=103ms(毫秒)=106μs(微秒)= 109ns(纳秒) 答： 109/5000000=200 ns；一个基本总线周期为200*4=800 ns；执行该指令至少要用800*3=2400ns=2.4μs 11．在最小模式下，对于写I/O端口的操作，RD#、WR#、M/IO#、DT/R# 各信号的电平高低如何(不考虑时序)? 假设I/O端口地址为3F8H，20根地址线的电平高低如何？ 答：I/O端口的操作，RD#为高电平、WR#为低电平、M/IO#为低电平、DT/R#为高电平。假设I/O端口地址为3F8H，20根地址线AD19AD0的电平信号依次为0000001111111000。 T3和T4之间插入Tw状态？ 答：4个时钟）内，完成不了一次读写操作，为了实现与CPU的同步，以保证正确读写数据，就必须插入等待周期Tw 答：8237A）要求占用总线时，就向CPU发出HOLD信号，请求接管总线。称其为总线保持请求。CPU收到HOLD信号后，如果允许其它总线设备占用总线，就发出一个应答信号HLDA，让出总线控制权。称其为总线保持应答。 第十章习题与参考答案 1．无条件传送适用于哪些场合？ 答：无条件传送适用于对一些简单外设的操作，例如开关、七段显示器等。也就是要求传送不太频繁，每次传送时，外设都处于就绪状态。(画出流程图) 答：查询传送方式输入的工作过程包括三个环节： CPU CPU 检测状态字的对应位是否满足‘准备好’条件； 如果不满足, 则继续读取状态字