射频匹配优化调节网分.docx

1前言Tune Matching 的方法有许多，有利用单独供电给PA，直接在Active 情况下TuneMatching 的方式[1]，但是这方法要有两个条件 :1. 能够正常通话2. 能进入非信令模式然而Tune Matching 的工作，多半都是在第一版PCB 就要完成(因为第二版PCB就要直接送认证)，但是依个人经验，通常第一版PCB，软件可能尚未Ready，正常通话 ? 进入非信令模式 ? 再等等呗。因此个人较偏好利用Passive 方式Tune Matching，你只要有板子就能进行，不必等到软件Ready。由于GSM 跟WCDMA 是手机的核心，故个人以这两个功能的Tx/Rx Matching 来做说明。2基本原理 :最理想情况，当然是希望Source 端的输出阻抗为50 奥姆，传输线的阻抗为50奥姆，Load 端的输入阻抗也是50 奥姆，一路50 奥姆下去，这是最理想的。但是，板厂的制程，在Trace 的线宽，以及对地间距，一定会有误差，这导致Trace 的阻抗，未必是50 奥姆，所以要靠Matching 把阻抗Tune 到50 奥姆。所以通常就算对于阻抗控制再有信心，也会留Dummy pad，以备不时之需。3Matching步骤 :先把落地组件拔掉，串联组件用0 奥姆电阻，目的是要知道PCB Trace 最原始的阻抗为多少，接下来才能利用Smith Chart 跟Matching 组件，把阻抗Tune 到50奥姆。Q. 我可以直接用焊锡Short，来代替0奥姆电阻吗 ? 这样比较省事。答案是不行，因为虽然以电路观点，都是Short，但是以高频观点，利用焊锡这种Distributed 方式，会有寄生效应，连带使得你量出来的阻抗会不准。零件换好后，先把网络分析仪做校正，再将铜管作Port extension，如此便可开始量阻抗。4我们发现PCB Trace 最原始的负载阻抗为(40.6-13j)奥姆，接下来就是利用SmithChart，将负载阻抗Tune 到50 奥姆。也就是要把负载阻抗，依序透过Z1, Z2, Z3，把阻抗由(40.6-13j)奥姆，Tune 成50 奥姆。5首先要把阻抗，弄到通过50 奥姆的Z-plane/Y-Plane 圆周上，也就是下图两个蓝色圈圈的圆周上，而下图是串电感、串电容、并电感、并电容的轨迹。6因为Z1 是落地组件，所以透过并联方式，将阻抗弄到通过50 奥姆的Z-plane/Y-Plane 圆周上。但是我们发现，不管是并电感，或是并电容，7其阻抗都跑不到我们要的圆周上，因此Z1 就直接Dummy。依此类推，若往后遇到T 型Matching，Z1 为串联组件，但串电容跟串电感都跑不到我们要的圆周上时，这时Z1 就放0 奥姆。而Z2 是串联组件，利用串9.8nH 的电感，将阻抗弄到了我们要的圆周上，此时阻抗为(40.4 + 19.3j)奥姆。8最后Z3 又是落地组件，因此并一个3.1pF 的电容，使阻抗跑到(49.7 + 0j)奥姆。因此我们利用串9.8nH，并3.1pF 的组合，将负载阻抗由原始的(40.6-13j)奥姆，Tune 成了49.7 奥姆。9Q. 如果我阻抗控制作的相当好，不需任何Matching 组件就有50奥姆，我可以在下一版PCB拿掉这些Matching 组件吗 ?答案当然是可以，好处有三：1. 减少零件，便可Cost Down2. 减少零件，降低SMT issue 的风险3. 减少零件，降低Insertion Loss第3 点对于GPS 尤其重要，我们由Noise Figure 的公式 :发现GPS LNA 前的Noise Figure，几乎决定了整体电路的Noise Figure。10换句话说，若LNA 前的Noise Figure 不好，那么C/N 值跟Sensitivity，注定不会好，因此要想办法将LNA 前的Loss 降到最低。而Loss 来源有二 :1. Mismatch Loss2. Insertion Loss若阻抗控制得相当好，等同于几乎没有Mismatch Loss，若能将这些Passive 的Matching 组件拿掉，便可更进一步降低Insertion Loss。即便是0 奥姆电阻，仍有些微的Insertion Loss，更何况GPS 接收的是-150 dBm 极微弱的讯号，些微的Insertion Loss，对于C/N 值跟Sensitivity，已有相当的影响。因此若阻抗控制作的相当好，建议下一版PCB 就直接用Microstrip 连过去。11Matching原则 :至于Matching 的原则，一般而言有五项 :1. 电感/电容值，不要过小2. 落地电容值，不要过大3. 电感/电容值，不要过于冷门4. 尽可能设计成Low Pass