SOPCEDA综合课程设计报告等精度数字频率计的设计.doc

江西理工大学应用科学学院 SOPC/EDA综合课程设计报告 综合测试 总评 格式 （10） 内容 (40) 图标 （10） 答辩 （40） 平时 （20） 等精度数字频率计的设计 摘 要 基于传统测频原理的频率计的测量精度将随着被测信号频率的下降而降低，在实用中有很大的局限性，而等精度频率计不但有较高的测量精度，而且在整个测频区域内保持恒定的测试精度。运用等精度测量原理，结合单片机技术设计了一种数字频率计，由于采用了屏蔽驱动电路及数字均值滤波等技术措施，因而能在较宽定的频率范围和幅度范围内对频率，周期，脉宽，占空比等参数进行测量，并可通过调整闸门时间预置测量精度。选取的这种综合测量法作为数字频率计的测量算法，提出了基于FPGA 的数字频率计的设计方案。给出了该设计方案的实际测量效果，证明该设计方案切实可行，能达到较高的频率测量精度。 关键词 等精度测量，单片机，频率计，闸门时间，FPGA 目 录 1摘 要 2系统设计方案 4 2.1系统设计方案的选择 5 2.1.1 频率测量模块 5 2.1.2 周期测量模块 6 2.1.3 脉宽测量模块 6 2.1.4 占空比测量模块 7 3 系统总体设计方案 8 4 CPLD/FPGA测频专用模块的VHDL程序设计 9 4.1 测频模块逻辑结构 10 4.2 各模块功能和工作步骤如下： 11 4.2.1 测频/测周期的实现 12 4.2.2 控制部件设计 13 4.2.3 脉冲宽度测量和占空比测量模块设计 14 4.2.4 电路显示模块 15 4.2.5 数码管的编码表 16 5 单片机控制与运算程序的设计 17 5.1 AT89C51RC单片机简介 18 5.2 软件调试系统 19 5.3具体试验过程 20 5.3.1 第一次测试 21 5.3.2 第二次计算 22 5.4 系统调试的方法 23 5.4.1 调试的软/硬件 24 5.4.2 系统的仿真结果 25 5.5 设计技巧分析 26 5.6 系统扩展思路 27 参考文献 28 致 谢 29 2 系统设计方案 2.1系统设计方案的选择 根据频率计的设计要求，我们可将整个电路系统划分为几个模块，频率测量模块，周期测量模块，脉宽测量模块，和占空比测量模块。标准频率发生电路采用高频率稳定度和高精度的晶镇作为标准频率发生器。如图所示。各模块的实现均有几种不同的设计方案。 图2.1 频率计组成模块框图 2.1.1 频率测量模块 ①直接测频法：把被测频率信号经脉冲整形电路处理后加到闸门的一个出入端，只有在闸门开通时间T（以秒计）内，被计数的脉冲送到十进制计数器进行计数；设计数器的值为N，则可得到被测信号频率为f=N/T，经分析，本测量在低频率的相对测量误差较大，即在低频段不能满足本设计的要求。 ②组合测频法：这种方法可以在一定程度上弥补方法（1）中的不足，但是难以确定最佳分测点，且电路实现较复杂。 ③倍频法：是指把频率测量范围分成多个频段，使用倍频技术，根据频段设置倍频系数，将经整形的低频信号进行倍频后在进行测量，对高频段则直接进行测量。倍频法较难实现。 ④等精度测频法：其实现方式可用图2.2来说明。图中，预置门控信号是宽度为TPR的一个脉冲，CNT1和CNT2是两个可控计数器。标准频率信号从CNT1的时钟输出端CLK输入，其频率为fs，经整形后的被测信号从CNT2的时钟输入端CLK输入，设其实际频率为fx；当预置门控信号为高时，经整形后的被测信号的上升沿通过D触发器的Q端同时启动计数器CNT1和CNT2。CNT1和CNT2分别对被测信号（频率为fs）和标准频率信号（频率为fx） fx/Nx=fs/Ns 由此推得：fx=fs*Nx/Ns 图2.2 等精度测频法原理框图 若所测频率值为fx，其真实值为fxe，标准频率为fs，一次测量中，由于fx计数的起停时间都是该信号的上跳沿触发的，因此在Tpr时间内对fx的计数Nx无误差，在此时间内的计数Ns最多相差一个脉冲，即fx/Nx=fs/Ns，则下式成立： fxe/Nx=fs/Ns+△et 可分别推得 fx=fs*Nx/Ns fxe=fs*Nx/Ns+△et 根据相对误差的公式有：△fxe/fxe=fxe-fx/fxe 经整理可得到：△fxe/fxe=△et/Ns 因△et≤1，故△fxe/fxe≤1/Ns