山东大学计算机组成原理第四章作业题及参考答案.doc

第四章部分作业题参考答案 4.3 存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？ 答：1）存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。  2）Cache—主存层次主要解决CPU和主存速度不匹配的问题，在存储系统中主要对CPU访存起加速作用。从CPU的角度看，该层次的速度接近于Cache，而容量和每位价格却接近于主存。这就解决了存储器的高速度和低成本之间的矛盾； 主存—辅存层次主要解决存储系统的容量问题，在存储系统中主要起扩容作用。从程序员的角度看，其所使用的存储器的容量和每位价格接近于辅存，而速度接近于主存。该层次解决了大容量和低成本之间的矛盾。 3）主存与Cache之间的数据调度是由硬件自动完成的，对程序员是透明的。而主存—辅存之间的数据调动，是由硬件和操作系统共同完成的。换言之，即采用虚拟存储技术实现。 4.5 什么是存储器的带宽？若存储器的数据总线宽度为32位，存取周期为200ns，则存储器的带宽是多少？ 答：1）存储器的带宽指单位时间内存储器存取的信息量。 2）存储器带宽 = 1/200ns × 32位= 160M位/秒 = 20MB/S （此处1M=106 ） 4.7 题目略。 解：地址线和数据线的总和 = 14 + 32 = 46根 各需128、32、32、32、16和8片。 4.8试比较静态RAM和动态RAM。 答案要点：1）静态RAM的特点：依靠双稳态触发器保存信息，不断电信息不丢失；功耗较大，集成度较低，速度快，每位价格高，适合于作Cache或存取速度要求较高的小容量主存。 2）动态RAM的特点：依靠电容存储电荷来保存信息，需刷新电路进行动态刷新；功耗较小，集成度高，每位价格较低，适合于作大容量主存。 4.14 题目略 解：1）256KB；2）8块模板；3）16片；4）128片； 5）CPU通过最高3位地址译码选模板，次高3位地址译码选择模板内芯片。 4.28 题目略 解：1） Cache中可装入29=512个字块，cache地址格式： 2）主存地址格式： 3）主存地址格式： 4） 5）题目改造为：若存储字长为32位，存储器按字节寻址，写出二路组相联映射方式下的主存地址格式。 4.29 假设CPU执行某段程序时共访问Cache命中4800次，访问主存200次，已知Cache的存取周期是30ns，主存的存取周期是150ns，求Cache的命中率以及Cache-主存系统的平均访问时间和效率，试问该系统的性能提高了多少？ 系统性能的提高可用“系统加速比”来表征。 系统加速比=未采用Cache的访存总时间/采用Cache后的访存总时间 系统性能提高=系统加速比-1 补充题1、简述动态RAM的各种刷新方式及其特点。 答案要点：动态RAM的刷新方式有集中式刷新、分散式刷新、异步式刷新和透明式刷新等四种方式。 集中式刷新的特点：在最大刷新间隔时间内，集中安排一段时间进行刷新。其缺点是进行刷新时必须停止读、写操作。这对主机而言是个“死区” 分散式刷新的特点：刷新工作安排在系统的存取周期内进行，对主机而言不再有“死区”。但该方式加长了系统的存取周期，存在无谓刷新，降低了整机运行效率。因此，分散方式刷新不适用于高速存储器。 异步式刷新的特点：结合了上述两种方式的优点，充分利用了最大刷新间隔。相对于分散式刷新而言，它减少了刷新次数；相对于集中方式来说，主机的“死区”又缩短很多。因此，这种方式使用得比较多。 透明式刷新的特点：该方式不占用CPU时间，对CPU而言是透明的操作；但控制线路复杂。 补充题2、设CPU有16根地址线，8根数据线，用（低电平有效）作访存控制信号，R/作读写控制信号（高电平为读，低电平为写），现有1K×4位、4K×8位的RAM芯片，2K×8位，4K×4位的ROM芯片，以及74l38译码器和各种门电路，画出CPU与存储器连接图，图中标明信号线的方向、种类和条数；并写出每片RAM芯片的地址范围（用十六进制描述）。 要求：主存地址空间分配：A000H---A7FFH为系统程序区； A800H---AFFFH为用户程序区。 RAM芯片的地址范围： 1) RAM1和RAM2：A800H~ABFFH 2) RAM3和RAM4： AC00H~AFFFH 补充题3、以全相联映射技术为例，说明在带有Cache的存储系统中，“读”操作是怎样完成的。 答：当CPU发出主存地址后，地址映射机构按照全相联映射方式将主存地址标记与Cache所有字块的标记进行比较，以判断出所访主存字（主存地址的内容）是否已在Cache中。若命中，直接访问Cache，将该字送至CPU；若未命中，一方面要访问主存