第八,十章习题参考答案.doc

8.26 只用四个T’触发器，不用其他部件，设计一个4位行波降序计数器。 解：结构如下 8.27 只用四个D触发器，不用其他部件，设计一个4位行波降序计数器。 解：结构如下 8.13 图X-813所示的电路的计数顺序是什么？ 解：电路连接分析： 进位输出RCO与LD连接，当进位输出信号有效时进行置数。计数顺序UP/DN与Q3连接，Q3为低时降序计数，Q3为高时升序计数，置数端A，B，C，D分别与QA，QB，QC，QD’连接。 降序计数时，RCO在0000状态有效；升序计数时RCO在1111状态有效。 设初始状态为0000，此时为降序计数，RCO有效，置数端数据为1000；下一状态：1000，变为升序计数，RCO无效。 0000(1000(1001(……….1111(RCO有效，置数端数据为0111， 下一状态：0111，降序计数，RCO无效。 1111(0111(0110(……….0000 完成一次循环。 总的计数顺序为：0，8，9，10，11，12，13，14，15，7，6，5，4，3，2，1，0 8.35采用四位二进制计数器74X163设计一个模11计数器电路，要求计数序列为4，5，。。。12，13，14，4。。。 解：用NAND检测1110（14），设置状态0100（4） 电路连接结构如下： 8.38 用两个73X163，不用其他门电路，设计一个模129的计数器。 解：将2个74163级联为模256的计数器，选取状态1000 0000—1000 1001-- ……..1111 1111—0000 0000 构成模129计数，通过检测0xxxxxxx 状态控制转换：从0000 0000 转换 电路连接图如下： 8.16设起始状态为00001，写出按照图8-51和表8-26设计出来的5位LFSR计数器的前10个状态序列。 解：根据表8-21，反馈方程为 X5=X2⊕X0 根据x0x1x2x3x4的数值可以决定x5,由此可以得出状态顺序如下： 00001 0 00010 0 00100 1 01001 0 10010 1 00101 1 01011 0 10110 0 01100 0 11000 1 8.58 只用4个触发器和8个门电路，设计一个4位Johnson计数器，并对8个计数状态进行译码。计数器无须自校正功能。 解： 8.61 证明要设计一个最大长度的LFSR，必须将移位寄存器的偶数个输出连接到一个奇校验电路上以得到反馈信号。 证：采用反证方式，设移位寄存器的长度为奇数，将全部输出连接到奇校验电路上，则在状态全1时，反馈输出为1，导致该状态不能使用；状态全0时，反馈输出为0，该状态也不能使用；因此无法实现最大长度2n-1。 8.64 给定一个产生最大长度序列的LFSR，若添加一个XOR和一个（n-1）输入的NOR，连接如图8-52所示，证明该电路为一个具有2n个状态的计数器。 证：没有添加该器件时，反馈为对偶数个输出端的奇校验；当输出状态为100…00时，下一状态必定为000…01; 添加该器件后，仅当状态为x00…00时，NOR输出1，XOR使原输出反相；在其他状态时，添加的器件不改变原来的反馈输出； 当输出状态为100…00时，此时下一状态为000…00; 当输出状态为000…00时，此时下一状态为000…01; 所以，添加器件导致在原来的100…00状态和000…01状态之间插入了全0的状态，而不改变其他的状态顺序; 所以此时的电路包含了2n个状态。 8.19 在图8-76中采用74F74s，若其建立时间为5ns，保持时间为0；电路时钟频率为25MHz,异步转换速率为1MHz，计算该同步器的MTBF. 解：根据表8-43，采用chaney的参数，可以得到下列结果： 8-20 计算图X8.20所示同步器的MTBF，设系统时钟频率为30MHz，异步信号转换速率为2MHz，74ALS74的传输延迟和建立时间均为10ns。 解：该图采用2分频器为同步器提供时钟； 根据表8-43，采用TI的参数，可以得到下列结果： 10.1请确定在下列每个图中实现组合逻辑功能所需的ROM大小： 图4-39（b），图5-39，图5-77，图6-1，图6-6。 解：图4-39（b）：3输入，2输出：8×2ROM 图5-39：8输入，32输出：256×32ROM 图5-77：8输入，9输出：256×9ROM 图6-1：20输入，16输