VHDL硬件描述语言与数字逻辑电路设计第2章介绍.ppt

　　在学习高级语言时，通常用程序流程图来描述程序所实现的一种算法。程序流程图实际上就是一种算法描述的方法。在对数字系统进行算法描述时，为了便于最后进行逻辑综合，常用的算法描述有：算法流程图描述、算法状态机描述、硬件描述语言描述等。本章将对算法流程图描述及状态机描述进行详细讨论。 　　　　算法流程图实际上是从程序流程图衍生出来的一种描述数字系统硬件操作功能的方法。两者在形式上有许多相似或类同的地方。但是，由于算法流程图描述的是系统的硬件动作，某些操作结果存在并发性，因此在描述时与程序流程图相比会略有不同，这一点在后面还会提及，请读者注意。 2.1.1 算法流程图的符号及其描述方法　　算法流程图由若干种描述符号构成，即启动框、工作框、判断框、条件框、结束框及有向线(带有箭头的连线)等。　　1．启动框和结束框　　与程序流程图一样，启动框和结束框仅仅表示该算法流程图的开始和结束，使读者一目了然。一般这两个框可以省略，而以文字和箭头直接表示，如图2-1所示。 　　 图2-1 启动框和结束框 　　2．工作框　　如图2-2所示，工作框用一个矩形框表示，在框内用文字说明该工作框所对应的硬件操作内容及对应的输出信号。　　通常算法流程图与硬件功能有极好的对应关系。也就是说，一个工作框的功能应该很容易地映射成为一个较基本的逻辑电路。图2-3(a)描述两个二进制数a和b相加，其结果为输出c的工作框；图2-3(b)则是实现该工作框功能的逻辑电路。在设计数字系统时，如用算法流程图描述其功能，则总要经历由粗至细逐步细化的过程。所以，在数字系统描述的初期，一个工作框的功能不一定完全能用一个逻辑电路来实现。但是，随着描述的逐步细化，设计者应考虑每一个工作框的可实现性，只有这样，算法流程图最后才能被综合成逻辑电路。 　　 　　 图2-2 工作框 图2-3 工作框与硬件之间的对应关系 (a) 工作框；(b) 对应的逻辑电路 　　3．判断框　　判断框与程序流程图中所采用的符号一样，用菱形框来描述。框内应给出判断量和判断条件。根据不同的判断结果，算法流程图将确定采用什么样的后继操作。判断框必定有两个或两个以上的后续操作，当后续操作超过3个时可以用若干个判断框连接来描述。图2-4是用算法流程图中的判断框描述2-4译码器的示例。图2-4中，输入为a、b，输出为y0、y1、y2、y3，用4个判断框描述该电路的四种不同的后续操作。 　　4．条件框　　条件框用椭圆形符号来表示，如图2-5所示。条件框一定与判断框的一个分支相连，且仅当该分支条件满足时，条件框中所表明的操作才被执行。请读者注意，条件框是算法流程图中所特有的，它可描述硬件操作的并发性。与软件程序图中的分支程序不同的是，条件框的操作是与判断结果同时发生的，如图2-5所示，当cnt=7时，发光二极管就发亮(D←1)。在时序上cnt=7和D←1 发生在同一个标定时刻。这和程序中先判别cnt 是否等于7，如果等于7则再执行下一条指令，点亮发光二极管(D←1)的操作过程是有显著区别的。 　　 　　 图2-4 判断框 图2-5 条件框 2.1.2 算法流程图描述数字系统实例　　为了熟悉算法流程图描述方法，现举几个例子加以说明。　　1．串行加法器　　串行加法器是利用一位加法器实现两个多位二进制数据相加的电路。4位串行加法器的算法流程图如图2-6(a)所示，其对应的硬件电路框图如图2-6(b)所示。该4位串行加法器电路由5部分组成：加法控制电路、累加器、加数寄存器、一位全加器和进位位寄存器。 　　 图2-6 4位串行加法器(a) 算法流程图；(b) 对应的硬件框图 　　加法控制电路产生移位控制信号sh和时钟脉冲clock。当启动信号START有效(START=1)时，sh=1，该电路还将输出4个时钟脉冲(clock)，以完成4位二进制数的加法操作。　　累加器存放被加的4位二进制数。累加器的最高位输入与加法器输出端sumi相连；最低位输出与加法器的一个输入端ai相连。当sh=1时，每个时钟脉冲下降沿到来将使累加器向右移一位。4个时钟脉冲过后，累加器中将存放两数相加之和。　　 加数寄存器存放相加的加数，其最低位输出与加法器的另一个输入端bi相连。另外，还和最高位的移位输入端相连，构成一个循环移位寄存器。sh和clock连接同一累加器。 　　 进位位寄存器存放上一次加法器相加所产生的进位位结果。它实际上是一个D触发器。　　一位全加器实现2个二进制位的相加，其输入、输出连接如图2-6(b)所示。　　需