数字电子钟课程设计数字电子钟程设计.docx

数字电子钟课程设计设计任务设计一台能显示时，分，秒的数字电子钟。技术要求：由晶振电路产生1Hz标准秒脉冲。秒、分为00～59六十进制计数器。时为00～23二十四进制计数器。周显示从1～日为七进制计数器。可手动校正：能分别进行秒、分、时、日的校正。只要将开关置于手动位置，可分别对秒、分、时、日进行手动脉冲输入调整或连续脉冲输入校正。统一设计纸10～15页。设计参数要求电路主要选用中规模TTL集成电路CT74系列。电源要求为5V.60进制、24进制计数器要求用TTL74系列进行设计（用290、192、193进行设计）；七进制可任选。用LED数码管显示时间。设计内容电路各部分的组成和工作原理；元器件的选取及其电路图和功能；整机电路图；元件明细表；参考文献；在设计过程中遇到何问题，其原因及解决办法的心得体会。电路各部分的组成和工作原理设计原理图图（1）数字电子钟原理如图1所示。石英晶体振荡器和分频器产生稳定的校时信号和“秒”计时信号，对“秒”计时信号进行60进制计数，形成“分”计时信号和秒计数值，再对“分”计时信号进行60进制计数，形成“时”计时信号和分计数值，再进一步对“时”计时信号进行24进制计数得到时计数值。秒计数值、分计数值和时计数值译码显示时间。工作原理一个基本的数字钟电路系统主要有“秒”信号发生器、“时”、“分”、“秒”计数器、译码器及显示器电路组成。“秒”信号产生器是整个系统的时基信号，“秒”计数器采用60进制计数法，其是由一片74LS290和一片74LS192采用清零法串联而成，每累计60秒发出一个分脉冲信号。从“秒”计数器输出的该信号将被送到“分”计数器。“分”?计数器也采用60进制计数法，每累计60分钟，发出一个时脉冲信号，此计数原理与“秒”计数器完全相同。从“分”计数器输出的该信号将被送到“时”计数器。“时”计数器采用24进制计时器。将“时”、“分”、“秒”计数器的输出状态接到数码管上，通过LED数码管显示出来。电路组成振荡器振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。一般来说，振荡器的频率越高，计时器的精度越高。设计中振荡器采用的是由集成电路555与RC组成的多谐振荡器。其电路图如下图2-1-1：接通电源后，电容C1被充电，上升，当上升到大于2/3时，触发器被复位，放电管T导通，此时为低电平，电容C1通过和T放电，使下降。当下降到小于1/3时，触发器被复位，反转为高电平。本设计中，由电路图和f的公式可以算出，微调R3=60k左右，其输出的频率为f=1000Hz.分频器的设计通常，数字钟的晶体振荡器输出频率较高，为了得到1Ｈz的秒信号输入，需要对振荡器的输出信号进行分频。分频器的功能主要有两个：一个是产生标准脉冲信号；二是提供功能扩展电路所需要的信号。本设计中，由于振荡器产生的信号频率太高，要得到标准的秒信号，就需要对所得的信号进行分频。这里所采用的分频电路也是3个中规模计数器74LS90N来构成的3级1/10分频。其电路如下图2-2-1所示：由上图可以看出，由振荡器的1000Hz高频信号从U0的14端输入，经过三片74LS90N的三级1/10分频，就能从U2的11端输出得到标准的秒脉冲信号六十进制计数器（分、秒）60进制计数器,电路如下图所示。74LS192为十进制计数器,C0为进位端,74LS290为二进制计数器和与非门组成六进制计数,当74LS290计数至6(110)时,与非门发出清零信号使74LS290清零。同时74LS192也清零,完成60进制计数。秒和分的计数器结构完全相同。当秒的十位在清零时也同时向分的个位发一个脉冲,使分加1。二十四进制计数器（时）二十四进制计数,由74LS290和74LS192组成,将74LS290的Q1与74LS192的Q2作为与非门输入端,当74LS290加至2(010)时,74LS192加至4(100)时与非门发出清零信号使74LS290和74LS192同时清零,实现二十四进制计数。七进制计数器（日）七进制采用74LS192组成，74LS192的QA和QD端置“1”，QB和QC置清零端，电路图如下：译码器与显示器的设计译码是把给定的代码进行翻译,本设计即是将时、分、秒计数器输出的四位二进制数代码翻译为相应的十进制数,并通过显示器显示,通常显示器与译码器是配套使用的。我们选用的七段译码驱动器(74LS47)和数码管(LED)是共阳极接法。译码显示电路如下图所示。元件明细表元器件名称 型号规格74LS47 TTL BCD—7段高有效译码/驱动器74290 TTL 二/五分频十进制计数器74192 TTL 可预置BCD双时钟可逆计数器7490 TTL 可二/五分频十进制计数器LM555CN构方波振