（精）数电ch4触发器和时序逻辑.ppt

第四章 触发器 本章重点 §4.1 概述 4.2 触发器的电路结构与动作特点 由或非门组成的基本 RS 触发器 二、动作特点 例1 运用基本RS触发器，消除机械开关振动引起的脉冲。 4.2.2 同步RS触发器的电路结构与动作特点 一、同步RS触发器的电路结构与工作原理 4.2.3 主从触发器的电路结构与动作特点 二、主从JK触发器 4.2.4 边沿触发器的电路结构与动作特点 4.3.2 触发器的电路结构和逻辑功能的关系 触发器逻辑功能的相互转换 本章小结 作业4—Page215~223 题4.13 题4.14 题4.16 题4.18 触发器是数字电路的极其重要的基本单元。触发器有两个稳定状态，在外界信号作用下，可以从一个稳态转变为另一个稳态；无外界信号作用时状态保持不变。因此，触发器可以作为二进制存储单元使用。 　 触发器的逻辑功能可以用特性表、卡诺图、特性方程、状态图和波形图等5种方式来描述。触发器的特性方程是表示其逻辑功能的重要逻辑函数，在分析和设计时序电路时常用来作为判断电路状态转换的依据。 各种不同逻辑功能的触发器的特性方程为： RS触发器：Qn+1=S+RQn，其约束条件为：RS＝0 JK触发器： Qn+1=JQn+KQn D触发器： Qn+1=D T触发器： Qn+1=TQn+TQn T＇触发器： Qn+1=Qn 　 同一种功能的触发器，可以用不同的电路结构形式来实现；反过来，同一种电路结构形式，可以构成具有不同功能的各种类型触发器。 P197 例4.2.5 在主从JK触发器电路中,已知CP、J、K的电压波形如图所示，试画出与之对应的输出电压波形。设触发器初态为0。 第一个CP高电平期间输入始终为J=1，K=0。 第二个CP高电平期间K端状态发生过变化,因而不能简单地以CP下降沿到达时J、K的状态来决定触发器的次态。 J K Q CP 1 2 3 4 CP下降沿到来之前，J=0， K=1，主触发器被置0，所以虽然CP下降沿来时，J=K=0，从触发器仍按主触发器的状态被置0。 第三个CP下降沿来时， J=0， K=1，按功能表应有Qn+1=0； 所以CP下降沿到达后，从触发器按主触发器的状态被置1。 Q Q R S C CP Q Q Q Q R S C CP 1 1 2 2 J K F主 F从 1 0 1 0 1 1 1 1 1 0 0 保 持 但CP高电平期间出现J=K=1， 且触发器状态为0，故CP下降沿到来之前主触发器被置1。 Qn=0时，主触发器只能接受置1信号，Qn=1时，主触发器只能接受置0信号。其结果是在CP=1期间，主触发器只有可能翻转一次，一旦翻转了就不会翻回原来的状态。即一次变化现象。 为了免除CP=1期间输入控制电平不许改变的限制，可采用边沿触发器。其特点是：触发器只在时钟跳转时发生翻转，而在CP=1或CP=0期间，输入端的任何变化都不影响输出。 目前已用于数字集成电路产品中的边沿触发器电路主要有：维持阻塞触发器，CMOS传输门的边沿触发器，利用门电路传输延迟时间的边沿触发器等。 Q Q e f c d a b CP D f e c a d b 置 0 阻塞线 置 1 阻塞线 置 1 维持线 置 0 维持线 维持阻塞触发器 维持阻塞触发器亦有RS、JK、D触发器等,现以D触发器为例加以说明。 Q Q e f c d a b CP D X X 0 1 1 D 保持不变 D D 1 1 Q n+1 = D 当 CP 从 0 变为 1 以后，输出Q才有相应的值 ! 我们称其为“上升沿翻转 ” ! 0 1 D Q Q e f c d a b CP D X X 1 1 D D D D D D 1 工作原理： Q Q e f c d a b CP D 1 0 1 0 1 0 在CP = 1期间，D发生不应有的变化，又会怎么样? 1 置 0维持线 0 由于“置0维持线”的存在， a 门输出无变化 ； 1 0 假设初态Q=0: 1 0 由于“置1阻塞线”的存在，b 门输出也保持不变； 当 b 门输出保持不变时，d 门输出亦保持不变 ； 1 只要 d 门输出保持不变 ，c 门输出也就不变。 0 0 0 1 Q Q e f c d a b CP D 1 1 0 1 0 1 在CP = 1期间，D发生不应有的变化，又会怎么样? 置 0维持线 置1阻塞线 0 综上所述： CP = 1期间，D发生不应有的变化，不影响输出Q。 假