（精）第四章 组合逻辑电路.ppt

4.4.2 译码器/数据分配器 1. 译码器的定义及功能 译 码：译码是编码的逆过程，它能将二进制码翻译成代表某一特定含义的信号(即电路的某种状态)。 译码器：具有译码功能的逻辑电路称为译码器。 类 型：① 唯一地址译码器：将一系列的代码转换为与之一一对应的有效信号。 ② 代码变换器：将一种代码转换为另一种代码。 常见的唯一地址译码器 二进制译码器 二－十进制译码器 显示译码器 译码器的功能：将每个输入的二进制代码译成对应的高、低电平信号。 编码器的逻辑功能表 1 1 1 0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 0 0 0 0 0 1 Y0 Y1 I3 I2 I1 I0 输 出 输 入 输 出 译码器的逻辑功能表 1 0 0 0 1 1 0 1 0 0 0 1 0 0 1 0 1 0 0 0 0 1 0 0 Y3 Y2 Y1 Y0 B A 输 入 编码器与译码器功能对比 2. 2线－4线译码器逻辑分析 真值表 逻辑表达式 功能分析 ① 为使能端，低电平有效（0工作，1不工作）； ② A1、A0为码字(地址)输入端，4组数据分别代表4个不同的码字(地址)。 ③ ，4个输出端，分别对应4个码字（地址），低电平有效。 逻辑图 说明：① 有n个输入端，2n个输出端和一个使能输入端。 ② 在使能端为有效电平时，对应每一组输入代码，只有其中一个输出端为有效电平，其余输出为无效电平。 3. 集成电路译码器 （1）二进制译码器 二进制译码器的原理框图 74 X 139－双2线－4线译码器（X：HC－COMS；LS－TTL） 74x139逻辑符号框外部的 作为符号，表示外部输入或输出信号名称，字母上面的“－”号说明该输入或输出是低电平有效。符号框内部的输入、输出变量表示其内部的逻辑关系。在推导表达式的过程中，如果低有效的输入或输出变量上面的“－”号参与运算，则在画逻辑图或验证真值表时，注意将其还原为低有效符号。 逻辑符号说明 74HC138(74LS138)集成译码器 逻辑符号 引脚图 逻辑图 3 个 编 码 输 入 端 3 个 控 制 端 8 个 译 码 输 出 端 逻辑真值表 逻辑表达式 各表达式与最小项之间的对应关系？ 3线–8线译码器的8个输出是三变量函数的全部最小项。基于这一点用该器件能够方便地实现三变量逻辑函数。 集成电路译码器的应用 1）扩展（利用译码器的使能端可以方便地扩展译码器的容量 ） 例：用两片74138扩展为4线—16线译码器。 当E=1时，两个译码器都禁止工作，输出全1 。 当E=0时，译码器工作。 正常工作时： A3=0，高位片禁止，低位片工作，输出Y0～Y7由输入二进制代码A2AlA0决定； A3=1，低位片禁止，高位片工作，输出Y8～Y15由输入二进制代码A2AlA0决定 如何用74138扩展为5线—32线译码器？ 2） 实现组合逻辑电路 由于译码器的每个输出端分别与一个最小项相对应，而一个逻辑函数可以表示成最小项表达式，因此辅以适当的门电路，便可实现任何组合逻辑函数。 例：用一个3线－8线译码器实现逻辑函数 解：将3个使能端按允许译码条件处理，将输入变量X、Y、Z分别接到A2、A1、A0，对函数进行变换可得： 练习 用一个3线－8线译码器实现全加器。 问题 若用3线－8线译码器实现一个变量超过3个的逻辑函数，应如何实现？ 3） 构成数据分配器 数据分配器：将一路输入数据根据地址选择码分配给多路数据输出中的某一路输出。 其作用与图示的单刀多掷开关相似。 利用3线－8线译码器实现的数据分配器。 逻辑表达式(EN=1) … 如：当地址输入A2A1A0＝010时，对应的输入数据从Y2端输出。 能否利用译码器实现数据的串—并转换，如能实现，如何实现？ 问题 74HC138作数据分配器的真值表：（E1=0，E3=1，E2=D） 要求输入数据D以取反的形式在输出端输出，应如何处理？ 问题 （2）二—十进制译码器74HC42 真值表（其他六组伪码输入1010~1111各输出都为1） 利用译码器如何构成顺序脉冲发生器（P149） （3）七段显示译码器 数字显示电路组成方框图 最常用的显示器：半导体发光二极管和液晶显示器。 数码管显示 数码管将十进制数码分为七段，每段为一个发光二极管，选择不同字段发光，显示不同字形。 集成CMOS七段显示译码器74HC4511 功 能 表 逻辑符号 功 能 表（续） 应用举例 用74HC4511和必