[微机原理与接口技术课程习题答案.doc

题1.2 参考p.2和p.5 1.9 参考p.13-14 1.11 （1）174.66 D =10101000 B = 0AE.A8 H （0AE.A9H / 0AE.A8F5C2H） （2）100011101011.01011 B = 8EB.58 H = 2283.34375 D （3）F18A6.6 H = 11110001100010100110.0110 B = 989350.375 D 1.12解：八位机器数原码、反码、 补码、 移码 +37 0010010110100101 -37 1101101001011011 1.13解：补码机器数扩充为16位和32位形式 +37 0025 H H -37 FFDB H FFFFFFDB H 1.14 解：46H作为无符号数 = 70 D 46H作为补码 = +70 D 46H作为BCD码 = 46 D 46H作为ASCII码 = ‘F’ 1.19解：英文字母 D和d的ASCII码为44H和64H； 回车CR为0D H、换行LF为0A H； 数码0、空格SP、空操作NUL的ASCII码分别为30H、20H、00H。(1) 0FFFF0H（2）)]/x 结果商存放在ax中，余数在dx中。 2.16解：求有效地址 （1）EA = 1256H （2）EA = 32F7H 2.19解：求首地址为array的20个字的数组的元素之和，结果存放于地址为total的字单元中。 --------------------------- 题4.1 参见p.14-15 8088具有 20 根地址线。在访问内存时使用地址 A0～A19 ，可直接寻址 1MB 容量的内存范围；在访问外设时使用地址线 A0～A15 ，共能寻址 64K 个输入输出端口。 实际上PC/XT在寻址外设时，只使用地址线A9～A0；若A9＝1，说明它要寻址的IO端口位于IO插卡上。 4.2参见p.106-107 总线操作指的是发生在总线上的某些特定操作，总线周期指的是完成一次特定总线操作所需的时间。对8088而言其典型的总线周期由 4个T状态组成。PC/XT所采用的时钟频率为4.77MHz，每个T状态的持续时间为210ns。如果CLK引脚接5MHz的时钟信号，那么每个T状态的持续时间为200ns。 4.4解答： 当8088进行读写存储器或I/O接口时，如果存储器或I/O接口无法满足CPU的读写时序（来不及提供或读取数据时），需要CPU插入等待状态TW。（在T3前沿检测Ready信号，若无效则插入TW 。） 具体在读写总线周期的T3和T4之间插入TW。 4.6参见p.99，p.110 8088的某些输出线有三种状态：高电平、低电平、悬空(高阻态)，称为三态能力。在高阻状态，CPU放弃其了对该引脚的控制权，由连接它的设备接管。 具有三态能力的引脚有：AD7~AD0，A15~A8，A19/S6~A16/S3，ALE，IO/M*，WR*，RD*，DEN*，DT/R*。 4.11 总线周期 IO/M* WR* RD* 存储器读 低 高 低 存储器写 低 低 高 I/O读 高 高 低 I/O写 高 低 高 答： 取该指令时引发存储器读总线操作。执行该指令时引发I/O读总线操作。（时序图略） 4.13 8088系统最小组态下，对指令ADD [2000H]，AX （长度3B）。 答：取该指令时需要3个总线周期，均为存储器读周期。 执行该指令时需要4个总线周期，2个为存储器读总线周期（读出字操作数参与运算），2个为存储器写总线周期（保存16位运算结果）。 4.15 参见p.106图 74LS373 的G为电平锁存引脚，控制选通且转为无效时锁存数据。 OE* 输出允许引脚，信号来自ALE。 4.16 参见p.106图 数据收发器74LS245 是8位双向缓冲器，G*控制端为低电平有效，可传输数据；DIR控制导通方向：DIR＝1，A→B；DIR＝0，A←B。 4.17 参见p.111-112 归纳为：1、8086数据总线变为16位，数据地址线复用为AD15~AD0。 2、8086指令队列程度变为6字节长，当有2个字节空才取下一指令。 3、8088引脚IO/M* ，8086变为M/IO*； 4、引脚SS0* 变为BHE*/S7，BHE* 的作用是使D15~D8有效。 5、8086存储器组织为奇偶分块，偶地址取字只要读