[ch3Verilog讲义1.ppt

Ch3 Verilog HDL的基础知识;什么是复杂的数字逻辑系统？;为什么要设计复杂的数字逻辑系统？;怎样设计如此复杂的系统？; 怎样设计如此复杂的系统？; 怎样设计如此复杂的系统？;自上而下的设计（Top-Down） 自上而下的设计，也可称为自顶向下的设计。是目前常用的数字系统设计方法，也是基于芯片的系统设计的主要方法。 ;FPGA/CPLD设计流程 ;为什么要用硬件描述语言来设计？;有哪几种硬件描述语言？各有什么特点？;有哪几种硬件描述语言？各有什么特点？; Verilog HDL 的发展历史;Verilog HDL 的应用方面; 用Verilog HDL描述电路设计的方式： -行为描述的语言——电路的功能描述 -结构描述的语言——元器件和它们之间的连接来建立所设计电路的Verilog HDL模型 参考实例2选1选择器 ;行为描述;结构描述;有关Verilog HDL的几个重要基本概念 ;有关Verilog HDL的几个重要基本概念;有关Verilog HDL的几个重要基本概念 ;Verilog 的应用;Verilog 的应用;模块的抽象; 抽象级别和综合与仿真的关系; Verilog 的应用; Verilog 的应用; Verilog 的应用; Verilog 的应用;简单的 Verilog HDL 模块;简单的 Verilog HDL 模块;简单的 Verilog HDL 模块;简单的 Verilog HDL 模块;简单的 Verilog HDL 模块;简单的 Verilog HDL 模块;简单的 Verilog HDL 模块;模块的结构;模块的结构;Verilog HDL简介;Verilog程序由关键词module和enmodule进行定义。;Verilog程序的组成部分;; ; 标识符; 合法和非法标识符 ;关键词 以下是Verilog HDL 硬件描述语言的关键词。注意，只有小写的名字才是关键词。 a l w a y s a n d a s s i g n b e g i n b u f b u f i f 0 b u f i f 1 c a s e c a s e x c a s e z c m o s d e a s s i g n d e f a u l t d e f p a r a m d i s a b l e e d g e e l s e e n d e n d c a s e e n d m o d u l e e n d f u n c t i o n e n d p r i m i t i v e e n d s p e c i f y e n d t a b l e e n d t a s k;e v e n tf o r f o rc e f o re v e r f o r k f u n c t i o nh i g h z 0 h i g h z 1i f i f n o n e i n i t i a l i n o u t i n p u ti n t e g e rj o i nl a r g e;m a c ro m o d u l e m e d i u m m o d u l e n a n d n e g e d g e n m o s n o r n o t n o t i f 0 n o t i f 1 o r o u t p u t; Verilog 的四种逻辑值;2.1 Verilog的数据类型 常量及其表示方法;2.实数 两种表示方法：十进制记数法 例：10.2 科学记数法 例：3.1e2 3.字符串：为两个双引号“ ”之间的字符， 字符串不允许跨行 ; 3.字符串 ; 4.参数（parameters）类型;;变量的数据类型; Verilog 语言支持寄存器阵列的声明;注意：memory与reg型数据的区别;2.2verilog的运算符（9类）;位运算符;位运算符例子;缩位运算符例子;逻辑运算符例子;关系运算符例子;相等与全等运算符;拼接运算符;条件运算符;运算符的优先级;2.3 Verilog HDL的行为语句;2.3.1赋值