电子线路EDA实验报告..docx

实验一 五人表决器的设计一、 实验目的1.了解和初步掌握ISPLENVER软件的基本操作方法，Abel语言的编写。2.加深电路设计的概念以及了解计算机辅助设计分析的过程。二、实验内容及步骤本实验要求利用ISPLEVER软件完成对五人表决器的设计及仿真，表决的规则是：多数胜少数。分析题意，我们可以知道此次仿真应有五个输入端口，一个输出端口。分别设置其A、B、C、D、E为输入端口，F为输出端口。可分析：五人中任意三人通过则表决通过，故得到其逻辑表达式为：F=ABC+ABD+ABE+ACD+ACE+ADE+BCD+BCE+BDE+CDE实验步骤1、打开IPSPLEVER软件，新建一个项目，命名为vote.syn。2、在新建项目的基础上新建一个原理图文件，命名为vote51.sch。运用软件按绘制原理图如下所示：图1：五人表决器原理图在顶层原理图的基础上，为模块编写ABEL语言程序，原理图中建立了V3模块，新建立一个程序V3.abl文件。MODULE V3A,B,C,D,E PIN;F PIN ISTYPE com;EQUATIONSF=ABC#ABD#ABE#ACD#ACE#ADE#BCD#BCE#BDE#CDE;END编写此项目的仿真文件程序vote50.abv得到：MODULE vote50A,B,C,D,E,F PIN;X=.X.;TEST_VECTORS([A,B,C,D,E]-[F])[1,1,1,1,1]-[X]; [1,1,0,1,1]-[X]; [1,1,0,0,1]-[X]; [1,1,0,0,0]-[X];[0,0,0,0,1]-[X];[0,0,0,0,0]-[X]; END对此项目文件进行仿真，得到仿真结果如图：图2：实验结果仿真分析三、实验结果分析本次实验为五人表决器的设计，要求A、B、C、D、E五个输入中不少于三个为1，那么实验结果输出即为1。通过分析，我们得到了表决器输出的逻辑表达式，然后根据表达式完成了VOTE项目的设计，项目设计后进行仿真得到：A、B、C、D、E全为1时则为全票通过；A、B、D、E为1，C为0时F为1；A、B、E为1，C、D为0时输出F为1；当A、B为1，C、D、E为0时F为0；A、B、C、D为0，E为1时输出F为0；当A、B、C、D、E全为0时，则F=0；经过TEST文件来对程序检测，发现设计基本可以完成表决任务。四、实验小结EDA实验的第一个实验，在完成的过程中存在着操作不熟练，操作中有失误等问题。通过这次的实验，已基本了解了ISPLEVER的操作方法，掌握了运用此软件完成电子设计的基本流程，并且能够运用ABEL语言完成对芯片模块的程序设计。实验二 九九乘法表的设计实验目的 1、了解和掌握ISPlever 软件的基本操作方法以及电子线路的程序编写和abel语言的编写。2、通过实验，加深对电路设计概念以及计算机辅助设计分析的过程。3、通过计算机辅助设计软件完成乘法器的设计，以此培养学生的创新能力及理论知识的应用能力。二、实验内容及步骤本次实验要求完成九九乘法表的设计，即要求输入0-9之间的数字相乘能够得到相应的乘积的结果。听过分析可知要完成此项功能需要8位输入来送入乘数与被乘数，并且需要7位输出来输出积的结果。若要明显的显示出此次的设计，还要对积进行BCD的编码转换（输入0-9时，二进制码与BCD码保持一致，故乘数不需要译码即可输出），即在乘法器的基础上再设计一个译码转换模块完成二进制向BCD码的转换。在实验中，可以设计A3、A2、A1、A0为被乘数的四位二进制码，B3、B2、B1、B0为乘数的四位二进制码，J7、J0为乘积的八位BCD输出码，C3、C0为乘数的BCD输出码，D3、D0为被乘数的BCD输出码。我们可得到乘积的各位逻辑表达式为：S0=A0*B0?S1=A1*B0+A0*B1?S2=?A2*B0?A1*B1?A0*B2?S3=?A3*B0?A2*B1?A1*B2?A0*B3?S4=?A3*B1?A2*B2?A1*B3?S5=?A3*B2?A2*B3?S6=?A3*B3在译码的模块，需要将乘积结果的二进制码转换为BCD码，故通过分析可知在0-9内，数字的二进制码等于其BCD码；当其10-19内时，数字的BCD码等于其二进制码加上6；当其在20-29内时，数字的BCD码则等于其二进制码加上12；并以此类推可得译码的相关逻辑表达式。实验步骤：1、打开ISPLEVER软件，新建一个项目，并命名为mul.syn。2、在新建的项目基础上新建一个原理图文件，并为之命名为multi.sch。用软件绘制原理图如下所示：图1 ：九九乘法器的原理图在顶层原理图的基础上，编写ABEL语言程序，在原理图中设计了两个模块，即MUL模块和TRA模块。故应对这两模块进行逻辑功能设定，则可得如下程序：