单片机原理及应用02第二章 MCS-51单片机的硬件结构_图文.pptVIP

2.4.2 端口的内部结构与运作 1.P0口 2.P1口 3.P2口 4.P3口 ⑴结构与运作 图2.10画出了P0口的某位P0.X（X=0、1…6、7）的结构图。 P0口的位电路结构由以下几个部分组成： 1个输出锁存器，用于进行输出数据的锁存； 2个三态输入缓冲器，分别用于锁存器和引脚数据的输入缓冲； 1个多路开关MUX，它的一个输入来自锁存器，另一个输入是地址/数据信号的反相输出。在控制信号的的控制下能实现对锁存器输出端和地址/数据线之间的切换； 由两只场效应管组成的输出驱动电路。 ⑵ P0口的特点 P0口是一个双功能的端口：地址/数据分时复用口和通用I/O口； 具有高电平、低电平和高阻抗3种状态的I/O端口称为双向I/O端口。P0口作地址/数据总线复用口时，相当于一个真正的双向I/O口。而用作通用I/O口时，由于引脚上需要外接上拉电阻，端口不存在高阻（悬空）状态，此时P0口只是一个准双向口； 为保证引脚上的信号能正确读入，在读入操作前应首先向锁存器写1； 单片机复位后，锁存器自动被置1； 一般情况下，如果P0口已作为地址/数据复用口时，就不能再用作通用I/O口使用； P0口能驱动8个TTL负载。 ⑴ 结构与运作 P1口的位结构如图2.11所示。P1口是一个准双向口，只作通用输入/输出口使用。除了无多路开关MUX之外，其输出驱动部分也与P0口不同 P1口的位电路结构由以下几个部分组成： 一个数据输出锁存器，用于输出数据的锁存； 两个三态输入缓冲器，BUF1用于读锁存器，BUF2用于读引脚； 数据输出驱动电路，由场效应管VT和片内上拉电阻R组成。 ⑵ P1口的特点 P1口由于有内部上拉电阻，没有高阻抗输入状态，所以称为准双向口。作为输出口时，不需要再在片外拉接上拉电阻； P1口读引脚输入时，必须先向锁存器写入1，其原理与P0口相同； P1口能驱动4个TTL负载。 ⑴ 结构与运作 从图2.12中可见，P2口的位结构比P1口多了一个多路开关MUX。 P2口的位电路结构由以下几个部分组成： 一个数据输出锁存器，用于输出数据的锁存； 两个三态输入缓冲器，BUF1用于读锁存器，BUF2用于读引脚； 一个多路开关MUX，它的一个输入来自锁存器的Q端，另一个输入来自内部地址的高8位； 数据输出驱动电路由非门M，场效应管VT和片内上拉电阻R组成。 02第2章 MCS-51单片机的硬件结构 2.1 MCS-51单片机的硬件结构概述 2.2 中央处理器CPU 2.3 MCS-51单片机的存储器 2.4 MCS-51单片机并行输入/输出口 2.5 MCS-51单片机的复位 2.6 单片机的几种工作方式 2.1 MCS-51单片机的硬件结构概述 2.1.1 MCS-51单片机的内部结构框图 单片机主要部件有8个，通过片内总线连接而成:中央处理器（CPU）、数据存储器（RAM）、程序存储器（ROM/EPROM）、并行输入/输出口（P0口-P3口）、串行口、定时/计数器、中断系统及特殊功能寄存器。 2.1.2 MCS-51单片机的引脚及片外总线结构 1.MCS-51单片机的引脚 MCS-51单片机的封装有两种形式:一种是双列直插式PDIP(PLASTIC DIP)封装的形式，另一种是方形封装形式PLCC(PLASTIC LEADED CHIP CARRIED),方形封装有44引脚，其中4个NC为空引脚。HMOS工艺的80C51单片机采用40引脚的PDIP封装，CHMOS工艺的单片机80C51除采用PDIP封装外，还采用PLCC封装形式。 40引脚PDIP封装的80C51单片机引脚排列图如图2.2所示。 2.1 MCS-51单片机的硬件结构概述 P0口的P0.0～P0.7引脚（39～32脚） P1口的P1.0～P1.7引脚（1～8脚） P2口的P2.0～P2.7引脚（28～21脚） P3口的P3.0～P3.7引脚（10～17脚） Vcc（40脚）：电源端，接+5V； Vss（20脚）：接地端； XTAL1（19脚）、 XT