第7章简化的RISC_CPU设计.ppt

  1. 1、本文档共75页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第7章简化的RISC_CPU设计

@00 111_00000 //00 BEGIN: JMP TEST_JMP 0011_1100 000_00000 //02 HLT 0000_0000 000_00000 //04 HLT 0000_0000 101_11000 //06 JMP_OK: LDA DATA_1 0000_0000 001_00000 //08 SKZ 0000_0000 000_00000 //0A HLT 0000_0000 101_11000 //0C LDA DATA_2 0000_0001 001_00000 //0E SKZ 0000_0000 111_00000 //10 JMP SKZ_OK 0001_0100 000_00000 //12 HLT 0000_0000 110_11000 //14 SKZ_OK: STO TEMP 0000_0010 101_11000 //16 LDA DTAT_1 0000_0000 110_11000 //18 STO TEMP 0000_0010 101_11000 //1A LDA TEMP 0000_0010 001_00000 //1C SKZ 0000_0000 000_00000 //1E HLT 0000_0000 100_11000 //20 XORR DTAT_2 0000_0001 001_00000 //22 SKZ 0000_0000 000_00000 //24 HLT 0000_0000 111_00000 //26 JMP XORR_OK 0010_0100 100_11000 //28 XORR_OK: XORR DATA_2 0000_0001 001_00000 //2A SKZ 0000_0000 000_00000 //2C HLT 0000_0000 000_00000 //2E EDN: HLT 0000_0000 111_00000 //30 JMP BEGIN 0000_0000 @3C 111_00000 //3C TST_JMP: JMP JMP_OK 0000_0110 000_00000 //3E HLT ROM @00 //1800 DATA_1 //1801 DATA_2 //1802 TEMP RAM 17.6 RISC_CPU 模块的调试 cpu AB DB 地址 译码器 ROM RAM clock reset read write `include clk_gen.v `include register.v `include accum.v `include adr.v `include alu.v `include machine.v `include machinectl.v `include counter.v `include datactl.v `timescale 1ns/1ns module cpu(clk,reset,halt,rd,wr,addr,data,opcode,fetch,ir_addr,pc_addr); input clk,reset; output rd,wr,halt; output [12:0]addr; output [2:0]opcode; output fetch; output [12:0]ir_addr,pc_addr; inout [7:0]data; wire clk,reset,halt; wire [7:0]data; w

文档评论(0)

叮当文档 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档