第二章：数据采集系统设计..ppt

选用低噪声运放：必须保证放大器本身的等效输入噪声比其后级电路的等效输入噪声低。 放大器增益：在保证不使A/D转换器发生溢出的前提下，前置放大器增益越大越好。K0越大，等效输入噪声越低。 交流反相放大电路 Kf= –R2 / R1 R3= R2 C1：隔直电容 C3：旁路电容，防止振荡 C3R3C1R1 仪用放大器是靠匹配和牺牲放大倍数来获得高共模抑制比的。由于性能匹配困难，仪用放大器一般都是集成的，价格也高。 (2) 同相串联结构型 uo1=(1+R2/R1) ui1 (uo1–ui2)/R3= (ui2–uo)/R4 uo=(1+R4/R3) ui2 -(1+R2/R1)(R4/R3)ui1 为了获得零共模增益，可取 R1/R2=R4/R3 原理框图 i1=10V/R2+ui/R1 i2=10V/R3+uo/(R5+ Rp) uo=(R5+ Rp) ui/R1 采样频率fs允许重建位于采样频率一半以内的有用信号奈奎斯特定理。 与输入信号一起还会有噪声信号混叠在有用的测量频带内小于fs/2的频率成分。 调制器包括一个积分器和比较器，以及含有一个1位D/A转换器的反馈环。 在进行Σ-Δ调制时，以远高于Nyquist采样率的频率对模拟信号进行采样，可减少基带范围内的噪声功率，使转换精度进一步提高。 在Σ-Δ调制器中采用更多的积分与求和环节,可以提供更高阶数的量化噪声成形。 经调制器输出的是1位的高速Σ-Δ数字流（频率可高达MHz量级），包含大量高频噪声，因此需要数字滤波器，滤除高频噪声，降低抽样频率。 数字滤波和抽取的目的是从数据流中提取出有用的信息,并将数据速率降低到可用的水平。 Σ-ΔADC中的数字滤波器对1bit数据流求平均,移去带外量化噪声并改善ADC的分辨率。 数字滤波器决定了信号带宽、建立时间和阻带抑制。 Σ-Δ转换器中广泛采用的滤波器拓扑是SINC3。 SINC3滤波器的建立时间三倍于转换时间。 这是一种具有低通特性的滤波器。其主要优点是具有陷波特性,可以将陷波点设在和电力线相同的频率,抑制其干扰。陷波点直接相关于输出数据速率（转换时间的倒数）。 例如： 陷波点设在60Hz（数据速率）,建立时间为3/60Hz=50ms。有些应用要求更快的建立时间,而对分辨率的要求较低。 SINC1滤波器的建立时间只有一个数据周期，对于前面的举例则为1/60Hz=16.7ms。由于带宽被输出数字滤波器降低，输出数据速率可低于原始采样速率，但仍满足Nyquist定律。 这可通过保留某些采样而丢弃其余采样来实现，这个过程就是所谓的按M因子“抽取”。M因子为抽取比例，可以是任何整数值。在选择抽取因子时应该使输出数据速率高于两倍的信号带宽。这样，如果以fs的频率对输入信号采样，滤波后的输出数据速率可降低至fs/M，而不会丢失任何信息。 Σ-Δ型ADC以很低的采样分辨率( 1位)和很高的采样速率将模拟信号数字化,通过使用过采样、噪声整形和数字滤波等方法增加有效分辨率,然后对ADC输出进行采样抽取处理以降低有效采样速率。Σ-Δ型ADC的电路结构是由非常简单的模拟电路和十分复杂的数字信号处理电路构成。 DAC通道自检 　　 DAC自检的目的是为了确保DAC的准确性，而要判断模拟量是否准确又必须将该输出转换为数字量，这样，CPU才能进行判断。因此，DAC输出通道的自检离不开数据采集环节。上页图是一种借助于多路数据采集通道对D/A进行自诊断的方案。适当调整电位器RW分压比，使D/A、A/D 的环节增益为1，即可达到满意的诊断效果。D/A自诊断的前提是数据采集通道工作正常。 三、常用ADC与微处理器的接口 (一) AD574A及其与微处理器的接口 AD574系列产品主要性能比较 AD574的控制状态表： AD574的8位输出数据格式 AD574A启动转换和读数据时序 ADC574A单极性和双极性输入接法 ADC574A单极性和双极性输入接法 AD574A与8031的接口 第四节 ?-?型ADC原理与接口技术 过采样技术 Σ-Δ调制技术 增加了数字电路的比例，易于实现单片集成 以较低的成本实现高精度的A/D变换器 若输入信号的最小幅度大于量化器的量化阶梯Q， 量化噪声的总功率是一个常数，与采样频率fs无关，功率密度谱在0~fs/2的频带范围内均匀分布。 理论基础:信号采样量化理论 一、?-?型ADC原理 提高采样频率，可以降低量化噪声，基带固定不变的，因此减少基带范围内的噪声功率，提高了信噪比。 1. 过采样技术 理想3位ADC转换特性 过采样技术原理图 功