篮球比赛24秒计时器.doc

课程设计说明书 课题：篮球竞赛24秒倒计时 起止日期： 年月日 至 年月日 包括秒脉冲发生器、计数器、译码与显示电路、报警电路和控制电路（辅助时序控制电路）等五个部分组成。计时电路递减计时，每隔1秒钟，计时器减1。其中计数器和控制电路是系统的主要部分。计数器完成24秒计时功能，而控制电路完成计数器的直接清零、启动计数器、暂停/连续计数、译码显示电路的显示与灭灯等功能。当计时器递减计时到零（既定时时间到）时，显示器上显示00，同时二极管闪亮。 设计思路：秒脉冲信号经过递减计数器，译码器，再由数码管显示出来，中间包括控制电路。 四、主要元器件原理介绍 1、共阴极数码管 数码显示器可显示系统的运行状态及工作数据，我们所选用的是发光二极管（LED）显示器，它分为两种，共阴极（BS201/202）与共阳极（BS211/212），我们所选的是共阴极，它是将发光二极管的阴极短接后作为公共极，当驱动信号为高电平时，阴极必须接低电平，才能够发光显示。共阴极数码管的外引脚及内部电路如下图： 2、七段显示译码器74LS48 驱动共阴极显示器的译码器输出为高电平有效，所以选用74LS48驱动共阴极的发光二极管显示器。 下图是74LS48外引线排列图与功能表： 74LS48工作原理：译码器输入端为二进制码，经译码器后，输出端分别与七段显示器的的输入端对应连接。⑴消隐（灭灯）输入端BI为低电平有效。当消隐（灭灯）输入端BI =0 时，不论其余输入端状态如何，所有输出为零，数码管七段全暗，无任何显示；当消隐输入端BI =1 时译码器译码。⑵灯测试（试灯）输入端LT 为低电平有效。当灯测试（试灯）输入端=0（/ =1）时，不论其余输入端状态如何，所有输出为1，数码管七段全亮，显示8。可用来检查数码管、译码器有无故障；当灯测试输入端LT =1 时译码器译码。⑶脉冲消隐（动态灭灯）输入RBI 为低电平有效。当RBI =1时，对译码器无影响；当BI =LT =1 时，若RBI =0，输入数码是十进制的零时，数码管七段全暗，不显示；输入数码不为零时，则照常显示。在实际使用中有些零是可以不显示的，如 004.50 中的百位的零可不显示；若百位的零可不显示，则十位的零也可不显示；小数点后第二位的零，不考虑有效位时也可不显示。脉冲消隐输入RBI =0 时，可使不显示的零消隐。 3、8421BCD码递减计数器 计数器选用中规模集成电路74LS192进行设计较为简便。74LS192是十进制可编程同步加锁计数器，它采用8421码二-十进制编码，并具有直接清零、置数、加锁计数功能。其中CPU、CPD分别是加计数、减计数的时钟脉冲输入端 (上升沿有效)。LD 是异步并行置数控制端 (低电平有效), CO、BO 分别是进位、借位输出端 (低电平有效),CR是异步清除端,D0～D3是并\行数据输入端，Q3～Q0是输出端。我们将用到的是它的减计数功能。下图是74LS192外引线排列图与功能表： 74LS192 的工作原理是：当/LD =1,CR=0时，若时钟脉冲加入到CPU端，且CP置数= 1, 则计数器在预置数的基础上完成加计数功能，当加计数到9时，/CO端发出进位下跳变脉冲；若时钟脉冲加入到CPD端，且CPU=1，则计数器在预置数的基础上完成减计数功能，当减计数到0时，/BO端发出借位下跳变脉冲。由74LS192 构成的24递减计数器其预置