威盛笔试经验 威盛笔试题.doc

  1. 1、本文档共35页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
威盛笔试经验 威盛笔试题 本站笔试频道 为大家送上一份笔试经验 先说说题目吧 第一题:给你一堆逻辑门再给你一个逻辑表达式,让你用这些门实现这个表达式 第二题:关于时钟域的,要求把一个时钟域中的信号传递到另外一个时钟域中 第三题:画出三分频1:1的电路图 第四题:用pmos和nmos搭出一个表达式,表达式中只有与和或 第五题:两个verilog代码,问哪个编译的时候会产生latch,如何修改才能去掉 第六题:给你个逻辑电路图,问会有什么问题,该如何修改 第七题:给一个电路图,问如何修改才能使功耗最低,但功能不变 第八题:给一个电路图,两个flip-flop,两个逻辑门窜联,输出信号反馈回来 已知门的延时和flip-flop所加时钟的skew 问正常工作的时钟需要满足什么条件 第九题:忘记了,谁补充一下吧 第十题:画出计算机体系结构简图 第十一题:问的使关于虚拟内存和物理内存 再说说感受: 1、我硕士做一些数字电路的设计和仿真,用vhdl多一些,这个职位和我硕士的工作不是 很 对口,但是上海没有逻辑的职位,因此就申了这个 2、via严重鄙视vhdl,写代码的读代码的全部是verilog 3、该职位要求有比较扎实的数字电路知识 4、要求对个人计算机的结构和原理有一定的认识 5、题目比较有针对性,应该是针对他们工作的需要,因此只要有一部分会做就可以了, 好累啊~ 2016学年第一学期 教学工作计划 2

文档评论(0)

raojun00006 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档