逆向设计流程改逆向设计流程改.doc

逆向设计流程 1. 逆向设计工作原则 1.1 基本工作原则 逆向设计可以理解为一种设计移植工作，目的是将一种未知工艺实现的成熟设计移植到已知工艺来实现。逆向设计应明确地分为两个阶段，即分析阶段和再设计阶段，两个阶段的工作原则不同。 （1）分析阶段工作原则 分析阶段要尊重原设计。原设计是成熟的，设计者首先要尊重原设计。根据以往经验，如果工艺基本兼容，只要电路提取正确，就可还原电路功能，且对性能也不会有太大影响。提取电路时不能遗漏任何器件和连线，不管是否能够理解，都要将原版图中的元素反映在电路图中。分析阶段应如实根据原设计记录电路参数，即使局部仿真有问题也不要随意修改。 （2）再设计阶段工作原则 再设计阶段要尊重仿真结果和DRC规则。新设计基于新工艺，如果提取的电路和版图不符合新工艺的设计规则，必须修改。为满足性能要求，可以修改电路参数，但应保持电路结构。对分析阶段不能理解的部分，在不影响仿真结果的情况下，要尽量保留。最终仿真结果一定要符合原设计要求，版图DRC也必须通过，必要时可适当增加版图面积。 1.2 任务分工原则 为避免人为错误，提取电路和绘制版图工作采取“背靠背”原则，即提取电路的工程师不参与自己提取部分的版图绘制，对于同一块版图照片应该至少有两个人分别进行电路提取和版图绘制，尽可能降低出错的可能性。 2. 分析进程及要求 分析进程主要分为4个阶段：ChipLogic版图提取、Cadence电路整理与验证、整体功能仿真以及性能优化再设计，这4个阶段是按顺序执行的，只有当一个阶段完成后才可以进行下一阶段操作，整个分析进程的操作流程如下： 图2.0 整个逆向分析流程 分析进程属于逆向设计的第一个阶段，目的是把版图照片变成一个规范化、层次化的电路原题图。从最开始的芯片工艺判断到最终功能仿真结束分析进程主要有八个步骤，各个步骤顺序执行，每个步骤都有具体的要求和标准，达到需要的标准才可以进入下一个步骤。 2.1 ChipLogic 版图提取工作 ChipLogic版图提取工作属于逆向设计的第一阶段，目的是把版图照片中的器件和线网用ChipLogic工具标识出来，以利于Cadence电路整理工作，ChipLogic版图提取的工作流程如下： 图2.1 ChipLogic版图提取工作流程图 在接到逆向分析任务时，工艺判断和线网标识是由不同的小组同时进行的。根据标识的线网不同(例如：多晶线网、金属1线网、金属2线网等等)，在各自对应的工作区内进行，之后在新的工作区内进行金属1、2线网的合并，并完成通孔识别工作，再将合并后的金属1、2线网与多晶线网合并，形成最终整个芯片的走线网。工艺判断小组在线网小组工作的同时，要完成芯片工艺的判断、pin标注、器件单元模板识别，并通过因特网有哪些信誉好的足球投注网站芯片相关datasheet以及应用手册。当两个小组工作完成之后，将两个小组合并，再根据版图照片分块结果进行重新分组，同时完成各个块之间的连线线网命名，之后各个小组分别在同一个工作区进行单元摆块工作，在单元摆块工作中只需要调用之前识别出的有限的器件单元模板即可，在摆块的同时要对冗余线网进行删除，以易于通过ERC检查。 整理完成后的单元摆块图通过ERC规则检查后，才可认为ChipLogic版图提取工作完成。 下面对各个工作进行简要说明： 2.1.1 工艺判断 CMOS集成电路中必须在同一硅片上制备n沟道和p沟道器件，而在给定的某一类型衬底上只可能制备一种类型的器件。即PMOS需要在n型衬底上制备，而NMOS需在p型衬底上制备。为了解决这一问题必须在衬底上制备掺杂类型与硅衬底原始掺杂类型相反的掺杂区域，这些在硅衬底上形成的、掺杂类型与衬底相反的区域称为阱(well)，阱通常是通过注入或扩散工艺形成的，即掺杂为n型称为n阱，掺杂为p型称为p阱，而在同一硅片上形成n阱和p阱的成为双阱，他们的示意图如下： CMOS集成电路中必须在同一硅片上制备n沟道和p沟道器件，而在给定的某一类型衬底上只可能制备一种类型的器件。即PMOS需要在n型衬底上制备，而NMOS需在p型衬底上制备。为了解决这一问题必须在衬底上制备掺杂类型与硅衬底原始掺杂类型相反的掺杂区域，这些在硅衬底上形成的、掺杂类型与衬底相反的区域称为阱(well)，阱通常是通过注入或扩散工艺形成的，即掺杂为n型称为n阱，掺杂为p型称为p阱，而在同一硅片上形成n阱和p阱的成为双阱，他们的示意图如下： (a) P衬底N阱工艺示意图 (b) N衬底P阱工艺示意图 (c) 双阱工艺示意图 图2.2 CMOS工艺中的阱 p阱工艺是最早应用于集成电路制备工艺中的，原始硅衬底采用n型，注入p型杂质形成p阱，p阱CMOS工艺是与制备静态逻辑电路。N阱工艺中p沟道器件制作在掺杂浓度较高的n阱内，n沟道器件制作在掺杂浓度较低