[第五章处理器总线时序.ppt

  1. 1、本文档共45页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
[第五章处理器总线时序

第五章 处理器总线时序 主要内容: 5.1 处理器总线 5.2 处理器的工作状态 5.3 8086CPU的时序 5.4 8086存储器组织 本章小结 本章习题 学 习 目 的 通过对本章的学习,您应该能够达到下列要求: 描述处理器总线 说明处理器的工作状态特点 了解8086CPU的引线 分析8086CPU基本总线周期时序 重 点 8086CPU的引线 8086CPU基本总线周期各个T状态的作用 存储器与I/O接口的读写时序 难 点 8086的寄存器结构以及时序 5.1 处理器总线 学习外部特性,首先了解其引脚信号,关注以下几个方面: 引脚的功能 信号的流向 有效电平 三态能力 5.1.1 8086CPU引脚功能 8086与8088CPU引脚区别: 8086有16位数据线,与地址线A0-A15兼用;20位地址线,寻址空间达到1MB;8088有8位数据线,与地址线A0-A7兼用; 8086与8088CPU引脚28信号相反M/IO,IO/M) 引脚34信号,功能与8086稍有不同。 引脚分类 地址总线、数据总线、控制总线 5.1.2 8086CPU的两种组态 最小组态(模式) MN/MX接+5V 构成小规模的应用系统,只有8086一个微处理器, 所有的总线控制信号均为8086产生,系统中的总线控制逻辑电路,减少到最少。 最大组态(模式) MN/MX接地。 用于大型(中型)8086/8088系统中,系统总是包含有两个或多个微处理器,其中一个主处理器就是8086或8088,其它的处理器称协处理器,协助主处理器工作。 需要总线控制器来变换和组合控制信号。 思考题: 从引腿信号上看,8086和8088有什么不同 ? 8086/8088 有两种工作方式,它们是通过什么方法来实现?在最大方式下其控制信号怎样产生? 8086在最小模式下的典型配置: 1、MN/MX接+5V; 2、一片8284,作为时钟发生器; 3、三片8282或74LS373,作地址锁存器; 4、二片8286/8287,作总线驱动器; 双向三态缓冲器 控制端连接在一起,低电平有效 可以双向导通 输出与输入同相 (2)、8086CPU的最大模式 MN/MX(33引脚)引线接地时,处于最大模式。 QS1、QS2(25、24引脚):队列状态信号。 0 0 无 操作 0 1 取走指令队列第一个字节 1 0 队列空 1 1 取走指令队列后续字节代码 S2、 S1、 S0 :输出(28、27、26引脚) 0 0 0 中断响应 0 0 1 读I/O口 0 1 0 写I/O口 0 1 1 暂存 1 0 0 取指令 1 0 1 读存储器 1 1 0 写存储器 1 1 1 无源状态 RQ/GT1、 RQ /GT0(30、 31引脚) 双向,请求/允许信号 可供CPU以外的两个处理器发总线请求/允许信号。 RQ/GT0优先级比RQ/GT1更高。 LOCK (29引脚) 输出,三态 总线锁定信号,由指令的前缀产生。 最大模式为多处理器系统,共用一条外部总线,需要增加总线控制器,来完成多处理器的分时控制。 课堂提问: 8086/8088 CPU 有40条引脚,请按功能对它们进行分类? 8086/8088 有两种工作方式,它们是通过什么方法来实现?在最大方式下其控制信号怎样产生? 5 2 处理器的工作状态. (自学) 常规模式 暂停模式 停止允许状态 停止允许窥探状态 睡眠状态 停止时钟状态 5.3 8086CPU的时序 主要操作 ①系统复位与启动 ②暂停 ③总线操作 ④中断操作 5.3.1 8086CPU的时序 1 . 时序基本概念 指令周期:执行一条指令的时间。 总线周期:CPU从存储器或I/O端口读

文档评论(0)

zhuanyewd + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档