[实验资料数字.doc

目录 EDA-IV实验系统介绍 实验一、EDA实验开发系统的使用 实验二、时序逻辑电路实验 实验三、组合逻辑电路实验 实验四、综合实验 实验五、用VHDL设计组合逻辑电路, 时序逻辑电路 实验六、用VHDL设计一个8位的动态扫描数码显示器 课程设计：数字电子钟、密码锁、频率计等EDA-IV实验系统介绍 主要术语摘要： * EDA（电子设计自动化）：Electronic Design Automation * PLD（可编程逻辑器件）：Programmable Logical Device * CPLD（复杂可编程逻辑器件）：Complex Programmable Logical Device * FPGA（现场可编程门阵列）：Field Programmable Gates Array * ISP（在系统可编程）：In System Programmable * ASIC（专用集成电路）：Application Specific Integrated Circuits * JTAG (边界扫描测试技术)：Join Test Action Group * VHDL (硬件描述语言)：Very high speed IC Hardware Description Language 随着电子设计自动化（EDA）技术的不断发展，其含义已经不止局限在当初的类似Protel电路版图的设计自动化概念上,而当今?的EDA技术更多的是指芯片内的电路设计自动化。也就是说，开发人员完全可以通过自己的电路设计来定制其芯片内部的电路功能，使之成为设计者自己的专用集成电路（即ASIC）芯片，这就是当今的用户可编程逻辑器件（PLD）技术。 可编程器件已有很久的发展历史了，其功能之卓越和成熟已经令当今的电子工程师们赞叹不已，除了它体积小、容量大、I/O口丰富、易编程和加密等优点外，更突出的特点是其芯片的在系统可编程技术。也就是说它不但具有可编程和可再编程的能力，而且只要把器件插在系统内或线路板上，就能对其进行编程或者再编程，这种技术被称为在系统可编程技术，简称ISP技术。ISP技术打破了产品开发时必须先编程后装配的惯例，而可以先装配后编程，成为产品后还可以在系统反复编程。ISP技术使得系统内硬件的功能象软件一样被编程配置，可以说可编程器件真正做到了硬件的“软件化”自动设计，这就是当今的EDA电子设计自动化技术。可以不夸张地说由于可编程器件的出现，传统的（数字）电路设计方法和过程得到了一次革命和飞越。 可编程器件可分为数字可编程器件和模拟可编程器件两类。前者之技术发展已经相当成熟，在大量的电子产品中早已得到了实际应用；后者相对来说发展要晚一些，其现有的芯片功能也比较单一。数字可编程器件按其密度可分为低密度PLD和高密度PLD两种，低密度PLD器件如早期的PAL、GAL等，它们的编程都需要专用的编程器，属半定制ASIC器件；高密度PLD又称复杂可编程逻辑器件，如市场上十分流行的CPLD、FPGA器件，它们属于全定制ASIC芯片，编程时仅需以JTAG方式与计算机并口相连即可。此书将主要以数字可编程逻辑器件（CPLD、FPGA）之设计与应用进行系统描述，有关模拟可编程器件的说明请参考本公司的其他书物。 CPLD/FPGA同属于高密度用户可编逻辑程器件，其芯片门数（容量）等级从几千门~几万门、几十万门以上不等，在很大程度上他们具有类似之处，比如其电路设计方法都一样。相比而言，CPLD适合于做各种算法和组合逻辑电路设计，而FPGA更适合完成时序比较多的逻辑电路。由于FPGA芯片采用RAM结构，掉电以后其内部程序将丢失，在形成产品时一般都和其专用程序存储器配合使用。电路设计人员在使用CPLD/FPGA器件进行电路设计时不需过多的考虑它们的区别，因为其电路设计和仿真方法都完全一样，不同之处在于芯片编译或适配时生成的下载文件不一样而已。 可编程器件CPLD/FPGA厂商比较众多，如Altera、Lattice、Xilinx、Actel公司等，本公司推出的这套实验系统兼容这几家厂商的CPLD和FPGA芯片。上述几家公司推出的芯片均配有功能强大的开发软件，不仅支持多种电路设计方法，如电路原理图、硬件描述语言VHDL等，而且还支持电路仿真和时序分析等功能。有关可编程器件的具体使用在实验系统例程中将详细介绍给读者。 CPLD/FPGA技术发展十分迅速，我们和广大读者一样，也在不断地学习。由于编者水平有限和时间仓促，本指导书中错误和遗漏之处在所难免，衷心希望读者批评指正。 第一部分 软件介绍 一、软件简介 （一）软件简介 Max+plusⅡ是Altera公司提供的FPGA/CPLD开发集成环境，Altera是世界上最大可编程逻辑器