光刻技术及发展前景讲解分析.ppt

前景光明的EUV极端远紫外光刻 EUV是目前距实用话最近的一种深亚微米的光刻技术。他仍然采用前面提到的分步投影光刻系统，只是改变光源的波长，即采用波长更短的远紫外线。采用的EUV进行光刻的主要难点是很难找到合适的制作掩膜版的材料和光学系统。 EUV技术 前景光明的EUV极端远紫外光刻 EUV极端远紫外光所处的位置 上图中，我们可以明确看到EUV极端远紫外光在光谱中的位置，这是一种波长极短的光刻技术，其曝光波长大约为13.5nm。按照目前理论上认为的波长与蚀刻精度关系，EUV技术能够蚀刻出5nm以下工艺的晶体管。 前景光明的EUV极端远紫外光刻 EUV光刻技术正在飞速发展 前景光明的EUV极端远紫外光刻 虽然业界一再强调EUV的技术,我们有理由相信，EUV（极端远紫外光刻）将是未来纳米级光刻技术的主流工艺，而一直沉默不语的Intel是否已经使用了这种技术呢？ Intel巨资开发的Intel’s Micro Exposure Tool（MET） 其实各大厂商已经开始为EUV布局！ IMEC开发的EUV alpha demonstration tool 台积电公司订购ASML公司极紫外光刻系统Twinscan NXE3100 其实各大厂商已经开始为EUV布局！ EUV技术在Intel的实战中取得成果 光刻技术面临的困难与挑战 ≥32纳米 内容概要 光学掩膜版图形分辨率加强技术的研发和后光学成像技术掩膜版的制造 控制图形的对准，线宽和缺陷，使用亚分辨率辅助图形技术；掌握曝光过程中缺陷的产生；制订193nm工艺平台上实现小于45纳米半间距线宽工艺图形所需掩膜版的放大倍率，并研发基于小像场使用的补偿模式；制造用于后光学成像技术的1倍五缺陷膜版 成本控制和投资回报 控制设备、工艺的投入产出比，制造成本可接受且适用的光学掩膜版和用于后光学成像技术的掩膜版；合理调配资源，杜绝浪费，研发450mm硅片生产设备 工艺控制 控制栅电极的线宽变化＜4nm，研发新的图形对准技术＜11nm；控制线宽边缘粗糙度表现；控制测量引入线宽变化和缺陷＜50nm；采用更精确的光刻胶模型，采用更精确的OPC模型，并基于光学极化效应确认其表现；控制并校正光刻设备的光散射，尤其针对极紫外线光刻设备；采用利于光刻工艺的设计和成产要求优化的设计方案 沉浸式光刻技术 控制沉浸式光刻技术生产中产生的缺陷、研发、优化光刻胶的组成，使之具备和液体以及顶部疏水层良好的兼容性，研发折射率＞1.8的光刻胶；折射率＞1.65的浸没液体以及折射率＞1.65的光学镜头材料 极紫外线光刻技术 制造低缺陷密度的掩膜基板；研发功率＞115瓦的光源系统以及长寿命低损耗的光学部件；研发线宽边缘粗糙度＜3nm，感光灵敏度＜10ml/cm2?；分辨率＜40纳米半间距线宽工艺图形的光刻胶；制造＜0.01nm均方根误差和小于10%本征光散射的光学部件；控制光学部件的污染，研究不使用有机保护薄膜的掩膜版保护；研究与光学成像工艺生产设备的兼容性 但一切还远没有结束! 据Intel表示，11nm制程节点上该公司的光刻技术将采用多种光刻工艺互补混搭的策略，将193nm沉浸式光刻技术与EUV,无掩模光刻（maskless）等技术混合在一起来满足11nm制程的需求。 从Intel的计划路线图，我们可以看出，未来的11nm工艺可能会是多种工艺技术的混合应用，以便达到更加卓越的效果！ * 驻波效应：微电子制造工艺中的一种现象。 在微细图形光刻过程中，一般曝光光源为单色或窄带光源，在由基片、氧化物层和抗蚀剂等组成的多层膜系情况下，由于膜系各层折射率不同，曝光时入射光将在各层膜的界面处发生多次反射，在光致抗蚀剂中形成驻波。 * 驻波效应：微电子制造工艺中的一种现象。 在微细图形光刻过程中，一般曝光光源为单色或窄带光源，在由基片、氧化物层和抗蚀剂等组成的多层膜系情况下，由于膜系各层折射率不同，曝光时入射光将在各层膜的界面处发生多次反射，在光致抗蚀剂中形成驻波。 * Photolithography 为什么要“重点”研究光刻？ 半导体工艺的不断进步由光刻工艺决定 为什么要“重点”研究光刻？ 业界之前所预测的光刻技术发展路线图 光刻概述 Photolithography 临时性地涂覆光刻胶到硅片上 转移设计图形到光刻胶上 IC制造中最重要的工艺 占用40 to 50% 芯片制造时间 决定着芯片的最小特征尺寸 光刻技术的原理 光刻的基本原理: 是利用光致抗蚀剂（或称光刻胶）感光后因光化学反应而形成耐蚀性的特点，将掩模板上的图形刻制到被加工表面上。 光刻工序 1、清洗硅片 Wafer Clean 去除污染物 去除颗粒 减少针孔和其它缺陷 提高光刻胶黏附性 基本步骤 –