chp5-存储器-定解析.ppt

另外，还可根据所存信息是否容易丢失，而把存储器分成易失性存储器和非易失性存储器。如半导体存储器(DRAM，SRAM)，停电后信息会丢失，属易失性；而ROM、磁带和磁盘等存储器，属非易失性存储器。 6.1.2 存储器的主要性能指标 存储器容量 通常计算机编址单元是字节/字，存储器的容量是指一个存储器中单元总数。 可用字数或字节数表示，也可以用二进制位（bit）来表示。 如 64K字=64K×16位； 512KB（B表示字节）=512K×8位。 外存为了表示更大的容量，采用MB、GB、TB等。其中: 1KB=210B，1MB=220 B， 1GB=230B， 1TB=240B 2.最大存取时间 3.功耗 维持功耗；操作功耗。 4.可靠性 指存储器对电磁场及温度等变化的抗干挠能力。 5.集成度 指单位毫米芯片上集成的存储电路数。 存储器的组成结构 补充：存储器地址线位数n，存储单元数为N， 他们之间的关系为N=2n。 地 址 译 码 驱 动 读 写 放 大 电 路 ... 存储体 时序控制线路 n位地址总线 控制信号线 N位数据总线 5.4 存储器与CPU的连接 补充： 地址总线：对存储单元寻址 数据总线：存储器与CPU交换信息 控制总线：读写操作控制 存储器芯片容量：芯片地址单元数*数据线位数 存储器的扩展： 数据宽度扩展（数据线位数） 字节扩展（地址单元数） 补充：存储器地址译码方法 · 在一个计算机系统中，若地址总线的根数为n，则该计算机系统所能配备最大的存储器的容量为2n。 · 若存储器的实际容量 2n，则表明系统中有些存储单元并不存在。 · 系统中的存储器通常由若干个存储器芯片组合而成。 片选控制的译码方法（线选;全译码;部分译码;混合译码） 1）线选法 一般是低位地址线作为片内寻址，高位地址线作为存储器芯片的片选信号且每根地址线选通一片芯片。 优点：连线简单 缺点：存储器地址分布不连续，有地址重叠的可能。 2）全译码法 除低位地址线用作片内寻址外，剩余的高位地址线全部经译码器后作为个芯片的选片信号。 优点：全空间寻址，地址连续且唯一。 缺点：当由小容量存储器芯片组成大存储器时，译码电路复杂。 （1）0000H～1FFFH （2）2000H～3FFFH （3）4000H～5FFFH ： ： （8）E000H～FFFFH 3）部分译码法 低位地址线用作片内寻址，剩余的高位地址线部分经译码器后作为个芯片的选片信号。 优点：寻址空间较线选法方式大，地址相对连续。 缺点：有地址重叠的可能。 4）混合译码法 部分译码和线选的混合法。 5.4.1 存储器和CPU的连接考虑 1.CPU总线的负载能力问题。 2.CPU的时序和存储器存取速度之间的配合。 3.存储器地址分配和存储器容量的扩展。 4.控制信号的连接。 5.4 存储器与CPU的连接 补充：存储器的扩展 1. 存储器芯片的容量=存储器芯片地址单元数*数据线的位数 例如：Intel2114芯片容量=1024*4b/片 2. 存储器的扩展： （1）数据线宽度扩展（数据线的位数） （2）字节扩展（地址单元数） 要求利用 2114(1K*4)组成容量为2K?8的存储器 2114数据线位数为4位, 8088 CPU数据总线是8位的， 2K容量的存储器用4片2114实现。 地址线要10位,即A0～A9。 2114存储单元数为1K (210=1024)单元 片选 由A10~A15地址译码输出及某些控制信号(例IO/M)形成。 写允许信号 ,注意芯片无 信号,非写即读。 =0 ， =0为写, 则 =1为读。 补充例题： A0? A9 A0? A9 A0? A9 A0? A9 A0? A9 CS CS CS CS WE WE WE WE D3?D0 D7?D4 D7?D4 D3?D0 2114 2114 2114 2114 D7?D0 CPU A15? A10 IO/M 1K 1K WR DB AB CB 片选译码 ? ? ? ? ? 地址总线 数据总线 控制总线 说明: 1）每两片2114组成一个1K ? 8位的存储器单元。 2）如果用74LS138完成地址译码，接法如下，左边两片2114的选片端接Y0,右边两片2114的选片端接Y1，则左边两片2114存储器地址