FPGA第六章解析.doc

第六章 第6章 FPGA的下载配置电路设计 内容提要 本章介绍了Xilinx公司的FPGA下载配置模式，Virtex-Ⅱ系列器件下载配置流程、模式和电路设计， Altera公司的下载电缆的结构和下载模式，Altera公司的下载电缆的配置电路设计，Altera公司的配置芯片和配置芯片构成的配置电路设计。 知识要点： 下载配置模式 下载配置流程 下载电缆 配置芯片 配置电路设计 教学建议: 本章的重点是掌握Xilinx公司和Altera公司的FPGA器件的下载配置电路设计。建议学时数为4学时。注意区分Xilinx公司和Altera公司的FPGA器件的下载配置电路设计的不同点。注意同一公司，不同下载模式的下载配置电路的设计也是不同的。注意不同型号的配置芯片使用方法以及配置电路的设计，多个器件配置电路的连接方法。本章给出了一些典型的设计例，学习中可以通过改变器件型号和配置模式，进行配置电路设计的练习，加深对问题的理解。 6.1 Xilinx的FPGA下载配置电路设计 6.1.1 Xilinx FPGA的下载配置模式 针对不同的器件类型和应用场合，Xilinx公司为其FPGA系列产品提供了多种下载配置模式，如下所示： 1. JTAG模式 JTAG模式是基于 IEEE1149.1和 IEEE1532的下载配置模式，通过TDI（数据输入）、TDO（数据输出）、TMS（测试模式）和TCK（测试时钟）等四根信号线实现FPGA的下载与配置。在JATG模式中需要其他可编程微控制器的支持。 2. Parallel模式 Parallel模式仅支持Virtex系列和SpartanⅡ系列器件，通过8bit的并行数据下载，实现FPGA的高速配置。Parallel模式的配置时钟CCLK由FPGA外部提供。 3. Master Serial模式 Master Serial模式支持Xilinx公司的所有 FPGA产品。Master Serial模式通过读取串行 PROM的数据，实现FPGA的在线配置。在 Master Serial模式中必须使用Xilinx公司专用的 PROM。Master Serial模式的配置时钟 CCLK源于 FPGA内部。 4. Slave Serial模式 Slave Serial模式支持Xilinx公司的所有 FPGA产品。Slave Serial模式类似于 Master Serial模式，但其配置时钟CCLK由FPGA外部提供。在Slave Serial模式中需要其他可编程微控制器支持。 5. Master Select MAP模式 Master Serial MAP模式支持Virtex-Ⅱ等FPGA产品。Master Serial MAP模式通过读取串行 PROM的数据，实现FPGA的在线配置。在 Master Select MAP模式中必须使用Xilinx公司专用的 PROM。Master Serial MAP模式的配置时钟 CCLK源于 FPGA内部。 6. Slave Select MAP模式 Slave Select MAP模式支持Virtex-Ⅱ等FPGA产品。Slave Select MAP模式类似于 Master Serial MAP模式，但其配置时钟CCLK由FPGA外部提供。在Slave Select MAP模式中需要其他可编程微控制器的支持。 6.1.1 Xilinx FPGA的下载配置模式 Xilinx公司提供两种PROM对其FPGA系列产品进行在线配置。其中，XC1800系列PROM可多次擦写，支持JTAG在线编程。XC1700系列PROM为一次性编程器件，不支持JTAG在线编程。使用第三方编程器对Xilinx公司的PROM系列产品进行下载配置时，需要对FPGA设计文件进行格式转换。在同一个FPGA的下载配置电路中，为了满足不同应用要求，可以通过改变FPGA的M2、M1和M0管脚连接，实现FPGA下载配置模式的切换，即利用同一下载配置电路可以实现多种下载配置模式。 在实际应用中，使用嵌入式下载配置方式，可以节约成本和简化PCB板设计。嵌入式下载配置利用微处理器或其他可编程控制器件，对FPGA产品进行下载配置。在嵌入式下载配置过程中，M2、M1、M0引脚端应设置为JTAG、Slave Serial或 Slave Select MAP模式，下载配置的数据可以存放在Xilinx公司专用PROM或其他存储器件中。当M2、M1、M0设置为 Slave Serial模式时，通过控制 PROG＿B引脚端，可以实现FPGA的重新配置。当M2、M1、M0设置为 Slave Select MAP模式时，通过控制 PROG＿B、RDWR＿B和 CS＿B引脚端，可以实现FPGA的重新配置和部分配置。 6.1.2