毕业设计论文-超前进位加法器的设计.doc

目 录 第1章 总体设计方案 1 1.1 设计原理 1 1.2 设计思路 2 1.3 设计环境 2 第2章 详细设计方案 3 2.1 顶层方案图的设计与实现 3 2.1.1创建顶层图形设计文件 3 2.1.2器件的选择与引脚锁定 4 2.1.3编译、综合、适配 5 2.2 功能模块的设计与实现 5 2.2四位超前进位加法器模块的设计与实现 5 2.3 仿真调试 7 第3章 编程下载与硬件测试 9 3.1 编程下载 9 3.2 硬件测试及结果分析 9 参考文献 11 附 录（程序清单或电路原理图） 12 第1章 总体设计方案 设计原理 带进位、溢出提示功能的六位补码超前进位加法器，加上两双符号位是八位。可以由2个四位超前进位加法器构成。由第一个四位超前进位加法器的进位输出作为第二个超前进位加法器的进位输入即可实现带进位、溢出提示功能的六位补码超前进位加法器的设计。 超前进位产生电路是根据各位进位的形成条件来实现的。只要满足下述条件，就可形成进位C1、C2、C3、C4。所以： 第一位的进位 C1=X1*Y1+(X1+Y1)*C0 第二位的进位 C2=X2*Y2+(X2+Y2)*X1*Y1+(X2+Y2)(X1+Y1)C0 第三位的进位 C3=X3*Y3+(X3+Y3)X2*Y2+(X3+Y3)*(X2+Y2)*X1*Y1+ (X3+Y3)(X2+Y2)(X1+Y1)*C0 第四位的进位C4=X4*Y4+(X4+Y4)*X3*Y3+(X4+Y4)*(X3+Y3) * X2*Y2 +(X4+Y4)(X3+Y3)(X2+Y2)*X1*Y1 +(X4+Y4)(X3+Y3)(X2+Y2)(X1+Y1)*C0 下面引入进位传递函数Pi和进位产生函数Gi的概念。它们定义为： Pi=Xi+Yi Gi=Xi*Yi P1的意义是：当X1和Y1中有一个为1时，若有进位输入，则本位向高位传递此进位。这个进位可以看成是低位进位越过本位直接向高位传递的。 G1的意义是：当X1，Y1均为1时，不管有无进位输入，本位定会产生向高位的进位。 将Pi，Gi代人C1~C4式中，便可得； C1=G1+P1*C0 式（1） C2=G2+P2*G1+P2*P1*C0 式（2） C3=G3+P3*G2+P3*P2*G1+P3*P2*P1*C0 式（3） C4=G4+P4*G3+P4*P3*G2+P4*P3*P2*G1+P4*P3*P2*P1*C0 式（4） 带进位、溢出判断的六位超前进位加法器可由2个四位超前进位加法器（JFQ4）组成，第一个四位超前进位加法器的输出作为第二个四位超前进位加法器的进位输入即可形成带进位、溢出判断的六位超前进位加法器。八位超前进位加法器的原理框图如图1.1所示： 图1.1 八位超前进位加法器原理框图 1.2 设计思路 一个带进位、溢出提示功能的六位补码超前进位加法器，可以由2个四位超前进位加法器模块构成。四位超前进位加法器采用Schematic设计输入方式，顶层的四位超前进位加法器采用原理图设计输入方式。 采用硬件描述语言进行电路设计并实现上述给定进位的功能，设计的Schematic程序经编译、调试后形成lll*.bit文件并下载到XCV200可编程逻辑芯片中，经硬件测试验证设计的正确性。 1.3 设计环境 ·硬件环境：伟福COP2000型计算机组成原理实验仪、XCV200实验板、微机； ·EDA环境：Xilinx Foundation F3.1设计软件、ModulSim EDA仿真软件。 第2章 详细设计方案 2.1 顶层方案图的设计与实现 顶层方案图实现一位全加器的逻辑功能，采用原理图设计输入方式完成，电路实现基于XCV200可编程逻辑芯片。在完成原理图的功能设计后，把输入/输出信号安排到XCV200指定的引脚上去，实现芯片的引脚锁定并进行硬件测试，检验硬件测试结果与软件仿真结果是否相等，由此判断出八位超前进位加法器的设计是否符合要求。 2.1.1创建顶层图形设计文件 顶层图形文件由1个六位超前进位加法器（JFQ6）构成，实现16位输入8位输出。六位超前进位加法器可由2个四位超前进位加法器（JFQ4）组成，第一个四位超前进位加法器的输