彩灯控制器原理 EDA课程设计彩灯控制器.doc

彩灯控制器原理 EDA课程设计彩灯控制器.doc

  1. 1、本文档共46页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
彩灯控制器原理 EDA课程设计彩灯控制器 电子设计自动化大作业 题 目 学 院 班 级 学 号 姓 名二O一二年十月三十一日 彩灯控制器的设计一、彩灯控制器的设计要求设计能让一排彩灯(8只)自动改变显示花样的控制系统,发光二极管可作为彩灯用。控制器应有两种控制方式:(1)规则变化。变化节拍… 数字电路课程设计报告书烟花彩灯控制器 一 、课程设计题目(与实习目的)(一)、题目:烟花彩灯控制器 (二)、实习目的:1.进一步掌握数字电路课程所学的理论知识。2.熟悉几种常用集成数字芯片的功能和应用,并掌握其工作原理,进一步学会使用其进行电路设计。… 密级: NANCHANG UNIVERSITY学 士 学 位 论 文(设 计)THESIS OF BACHELOR(2007—2011年) 中文题目: 节日彩灯控制器的设计英文题目: Festive lantern controller desig… 电子设计自动化大作业 题 目 学 院 班 级 学 号 姓 名 二O一二年十月三十一日 彩灯控制器的设计 一、彩灯控制器的设计要求 设计能让一排彩灯(8只)自动改变显示花样的控制系统,发光二极管可作为彩灯用。控制器应有两种控制方式: (1)规则变化。变化节拍有0.5秒和0.x秒两种,交替出现,每种节拍可有4种花样,各执行一或二个周期后轮换。 (2)随机变化。无规律任意变化。 二、彩灯控制器的设计原理 本次彩灯控制器的设计包含几个主要模块, 一是彩灯显示和扬声器的时序控制部分, 二是 发光二极管的动态显示和数码管的动态显示,本次设计中,二者的显示同步变化;三是扬声 器的控制部分。流程图如下所示: 图 1 彩灯控制器的设计流程图 彩灯控制器的设计核心主要是分频器的使用,显示部分的设计较 简易。分频的方法有很 多种,本次设计之采用了其中较简易的一种,通过计数器的分频,将控制器外接的频率分为 几个我们预先设定的值。当计数器达到预先设定的值,即产生一个上升沿,从而实现分频。 扬声器通过不同的频率控制发出不同的声音。 同样发光二极管和数码管的显示速度也由其中 分出来的一种频率控制(控制显示频率在 1~4 之间为宜) 。通过使能端的控制可以控制不同 的数码管显示预先设定的图案,数码管依次显示的图案为 AA、BB、CC,并随着发光二极 管同步动态显示。AA 为自左向右显示,BB 为自右向左显示,CC 从二边向中间再由中间向 二边发散显示。与此同时,显示不同的花型时扬声器发出不同的声音,代表不同的花型。本 次设计还带有复位功能,通过复位可以使彩灯控制器恢复到最初的状态。 三、程序设计和分析 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; 建立设计库和标准程序包 实体部分: entity pan is port(clk:in std_logic; clr:in std_logic; speak:out std_logic; led7s1:out std_logic_vector(6 downto 0); led7s2:out std_logic_vector(7 downto 0); led_selout:out std_logic_vector(7 downto 0); end entity; 实体名为 pan,定义端口,输入端口为 clk 和 clr ,其中 clk 接脉冲信号,clr 接复位端;输出 端口 speak 接扬声器,led7s1 接数码管的七段显示部分,led7s 接八个发光二极管,led_selout 接八个数码管的使能端,控制数码管的循环显示。 结构体部分: architecture one of pan is signal s: std_logic_vector(4 downto 0); signal clk1:std_logic; signal clk2:std_logic; signal clk3:std_logic; 定义 4 个信号,cq,cllk1,clk2,clk3. process(clk) variable a:std_logic_vector(5 downto 0); begin if clr=‘1’ then clk1if clk’event and clk=‘1’then if a= else a:=a+1; clk1以上程序为第一次分频,为 50 分频,当 clk 发生变化,使 a 从 000000 变化到 110010 时 产生一个上升沿 c

您可能关注的文档

文档评论(0)

raojun0010 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档