EDAshiyan.doc-Read.doc

前 言 〈〈EDA技术〉〉是电子、通信、自动化、计算机等电类专业的一门实践性很强的重要课程，为了配合理论教学，方便学习，加强实践环节，结合实际编写了〈〈EDA实验与实践讲义〉〉。本讲义力求体现少而精的原则，共编写了十二个实验，其中基础实验七个，综合实验五个。基础实验包含了常见模块设计，并尽可能应用不同方法设计同一功能的模块，通过对比更好地掌握相应的设计技术。考虑到目前两大IEEE标准语言都有比较广泛的应用，许多实验不但用VHDL语言编写，而且也给出了相应的Verilog HDL源程序，旨在更好地学习这两种语言， 本讲义所有源程序均经过编译、仿真，绝大多数实验通过下载验证,符合设计要求，尽管如此，由于时间仓促，书中难免有错误和不妥之处，恳请读者批评指正，提出宝贵意见。 实验一 PLD的开发及应用基础 一、实验目的 通过一个简单的一位全加器的设计，初步了解PLD设计的一般方法及有关MAX+plusII软件的基本操作和使用，为EDA技术的进一步学习打下一定的基础。 二、实验器材 1、AEDK_EDAII实验机及其附件 一台； 2、计算机：Pentium或相应处理器以上，有一个空余的并行口 一台； 三、实验步骤 第一部分 原理图设计法 （一）设计输入： 1、软件的启动：进入WINDOWS操作系统，打开MAX+plusII软件，如图1-1所示。 图1-1 2、启动File\New菜单，弹出设计输入选择窗口，如图1-2所示。 图1-2 3、在四种输入法中，最常见的主要有原理图输入和文本输入，这儿先用原理图输入，选择Graphic Editor File,单击OK 按钮，打开原理图编辑器，进入原理图设计输入电路编辑状态，如图1-3所示。本实验的HDL设计在第二部分介绍。 图1-3 4、设计输入 1）、放置一个器件在原理图上 a、在原理图的空白处双击鼠标左键，出现图1-4所示。 图1-4 b、在光标处输入元件名称或用鼠标双击元件库然后点取元件,按下OK即可；也可直接用鼠标双击元件库（Prim为基本GATE,FF,GND,VCC,INPUT,OUTPUT等的库；mf为MSI的库;Mega_lpm为参数化兆功能模块库；还有用户自己的库等）然后双击元件列表中的元件即可。 C、若按放相同的元件，只需按住Ctrl键，同时用鼠标拖动该元件复制即可；也可按一般Windows图形编辑器的操作选中--复制--粘贴。 d、重复a至c,输入图中其它符号，如图1-5所示。 图1-5 2）、添加连线到器件的管脚上： 把鼠标移到元件引脚附近，则鼠标光标自动由箭头变为十字，按住鼠标左键拖动，即可画出连线，如图1-6所示。 图1-6 3）、标记输入/输出端口的属性 双击输入/输出端口的PIN-NAME,当其变成黑色时即可输入标记符号并回车确认，如图1-7所示。 图 1-7 4）、保存原理图 单击保存按钮图标（在此之前最好自己新建一个文件夹），对于新建的文件，出现类似文件管理器的图框，选择保存路径，文件名称保存原理图，其扩展名为.gdf,本实验中取名为quanjia.gdf，至此，已完成了一个电路的原理图设计输入的整个过程。 （二）电路的编译和适配 1、设置所设计的项目为当前文件 点击File\Project\set project to current file，这一步相当重要，特别是当有多个项目文件时尤其重要，只有进行了这一步，窗口顶部显示的才是你所要处理的项目。 2、选择芯片型号 点击Assign\Device菜单选择芯片，本实验我们选择CPLD芯片，如MAX7000S系列的EPM7128LC84-6芯片，如图1-8所示；若选择FPGA 芯片，如FLEX10K系列的EPF10K10LC84-4，则先选择器件系列再选择具体器件。 图1-8 3、编译适配 启动MAX+plusII\Complier菜单，按start开始编译，并显示编译结果，生成下载文件。若为CPLD 则为*.pof文件，若为FPGA则为*.sof文件,以备下载时调用，同时生成的*.rpt报告文件以便查看编译结