SDRAM详细设计.docVIP

SDRAM详细设计 在嵌入式系统中，微控制器中通常有一定容量的存储器，用来存放程序和数据，但由于片内存储器受器件规模和生产成本的制约，其容量通常不能满足用户实际需求，还需要使用半导体存储器件来扩展存储空间。如果采用SDRAM进行存储扩展，可以大幅度地降低系统设计成本；但SDRAM控制时序比较复杂，给系统设计带来很大困难。 SDRAM内部结构 SDRAM是一种具有同步接口的高速动态随机存储器。本文选用的是美光公司16MX32位器件MT48LC16M32L2 – 4 Meg x 32 x 4 Banks。MT48LC16M32L2储总容量512MBit，有两Die组成，每个Die内部分成4个BANK，每个BANK8M字节，内部结构如图1所示。 MT48LC16M32L2为了能满足各种系统的使用要求，提供了时钟频率、猝发长度、延时节拍等可编程参数。在芯片上电后可以通过地址线A12～A0配置，芯片只有在完成配置后才能进入正常工作状态。在具体操作SDRAM时，首先，必须进行初始化配置，即写模式寄存器，以便确定DRAM列选延迟节拍数、猝发类型、猝发长度等工作模式。然后通过ACT命令激活对应地址的组，同时输入行地址。最后，通过RD或WR命令输入列地址，将相应数据读出或写入到对应的地址。操作完成后，用相关命令中止读或写操作。在没有操作的时候，每64ms必须对所有存储单元刷新一遍（8192行），防止数据丢失。 2.PXA27X内部存储器控制器 PXA27X的外部存储器总线接口支持各种存储器芯片，包括SDRAM（100MHZ，3.3V或2.5）、同步和异步成批方式、页方式Flash、同步掩膜ROM（SMROM）、页方式ROM、SRAM、与SRAM相似的可变延迟I/O（VLIO）、16位PC卡扩展存储器以及紧缩Flash存储器。他们可通过对存储器接口设置寄存器编程与PXA27X接口。这些存储器可分为3类：SDRAM、静态存储器和卡存储器。SDRAM有4块区域，静态存储器有6块，卡空间有2块。 图1 通用存储器接口设置 如上图所示，PXA27X支持4个16位或32位宽的SDRAM块，每个块为64MB存储器空间，但每块的实际大小取决于SDRAM设置。4个块可分为2对：0/1对和2/3对。 一对中的2块的大小和设置必须相同，2对可不同（例如，0/1对可为32位数据总线的100MHZ SDRAM，而2/3对可为16位数据总线的50MHZ SDRAM。） PXA27X的SDRAM控制器包括下列信号： 4个块选择（nSDCS[3:0]）; 4个字节选择（DQM[3:0]）; 15个多路区/行/列地址信号（MA[24：10]）； 1个写允许（new）； 1个列地址选通（nSDCAS）； 1个行地址选通（nSDRAS）； 1个时钟允许（SDCKE1）； 2个时钟（SDCLK2、1）； 32位数据（MD[31：0]）。 PXA27X在正常操作期间执行自动刷新（CBR），在睡眠方式下支持自我刷新SDRAM。可置位SDRAM的自动掉电方式，以在非访问相应SDRAM块时，自动禁止它的时钟和时钟允许。 SDRAM接口 本小节介绍SDRAM的寄存器及其设置方法。 MDCNFG寄存器 MDCNFG 可读/写，用于设置SDRAM。 存储器控制器SDRAM接口设计 本文PXA27X外部SDRAM存储系统的实际存储容量为16MX32位，使用1片美光公司生产的MT48LC16M32L2存储芯片。PXA27X支持对存储单元的读写和刷新，它对读写存储器以32位单位进行（数据宽度32位），每次读写由外部决定访存周期。采用分散刷新方式，7.8μs执行1次自动刷新命令；如果长时间没有访存操作，自动进入低功耗模式。SDRAM控制器接受MCU的写、读命令。由于MT48LC16M32L2时钟频率为104MHz，SDRAM要求在64ms内刷新8192行数据，因此该器件每间隔7.8μs执行一次自动刷新命令，计数器数值应小于7.8μs×133MHz=1037.4。当计数器计满1037次时，内部设置一个刷新定时器给出刷新命令，由SDRAM内部状态控制器产生对MT48LC16M32L2的相应操作命令序列。数据线不通过SDRAM控制器，4片SDRAM各输出1字节宽度的数据。SDRAM存储系统基本结构如图3所示。 SDRAM存储容量计算方法 现在我们应该清楚内存芯片的基本组织结构了。那么内存的容量怎么计算呢？显然，内存芯片的容量就是所有banks中的存储单元的容量总合。计算有多少个存储单元和计算表格中的单元数量的方法一样： 存储单元数量=行数×列数（得到一个Bank的存储单元数量）×Bank的数量 在很多内存产品介绍文档中，都会用M×W的方式来表示芯片的容量（或者说是芯片的规格/