七段数码管译码器 实验二 7段数码显示译码器.doc

七段数码管译码器 实验二 7段数码显示译码器 导读：就爱阅读网友为您分享以下“实验二 7段数码显示译码器”的资讯，希望对您有所帮助，感谢您对92的支持! 《EDA与数字系统设计》实验报告 分析：图中输入为“0011”，其中，“1”对应的灯亮，“0”对应的灯不亮。LED7相应 的输出为“1001111”时，数码管的7个段：a,b,c,d,e,f,g分别接1、1、1、1、0、0、1；接有高电平的段发亮，于是数码管显示“3”。 【实验心得和体会】 通过实验,我能将从书本上学到的知识应用于实践,学会了如何使用Verilog HDL文本文件进行逻辑设计输入源程序及仿真工具的使用方法,但在实验中也遇到了不少问题,多愧老师的指导。同时，我明白了：在我们遇到不明白的问题时首先应独立思索，若自己实在无法解决，要及时请教于老师和同学，并能充分利用图书馆的资料，有哪些信誉好的足球投注网站查找所需信息。俗话说：熟能生巧，我相信只要我练习，多思索，就会有进步。 第 - 5 - 页 共 5 页 实验二 7段数码显示译码器 【实验目的】 1. 设计七段显示译码器，并在实验板上验证 2. 学习Verilog HDL文本文件进行逻辑设计输入； 3. 学习设计仿真工具的使用方法； 【实验内容】 1. 实现BCD/七段显示译码器的“ Verilog ”语言设计。 说明：7段显示译码器的输入为：IN0…IN3共5根， 7段译码器的逻辑表同学自行设计，要求实现功能为：输入“ 0…15 ”（二进制），输出“ 0…9…F ”（显示数码），输出结果应在数码管（共阴）上显示出来。 2. 使用工具为译码器建立一个元件符号 3. 设计仿真文件，进行验